

GW1NR 系列 FPGA 产品 **数据手册**

DS117-2.2, 2019-07-02

版权所有© 2019 广东高云半导体科技股份有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2017/03/28	1.0	初始版本。
2017/11/02	1.1	 更新 MCLK 默认频率; 增加 SDRAM 接口 3.3V 电平限制描述; 增加 GW1NR-9 QN88 封装信息; 更新 SDRAM 容量的行数和列数; 更新 GW1NR-9 特性; 删除 GW1NR-6 器件, GW1NR-9 的 DLL 数量改为 4; GW1NR-9 LQ144 封装 SIP DDR SDRAM; 更新 DSP 模块描述。
2017/12/08	1.2	● 增加对最大用户 IO 数量的说明;● 删除 IDDR/ODDR 的 RESET 信号;● 更新 LQ144 封装的 BANK0/2 电压范围。
2018/01/05	1.3	更新供电电压描述;更新 IO 电平标准描述;更新用户闪存参数表。
2018/04/08	1.4	更新最大用户IO信息。
2018/05/03	1.5	 更新 DCS 上升沿和下降沿时序图; Vccx 提供 SDRAM 电压,内部 SIP SDR SDRAM 和 DDR SDRAM 时分别提供 3.3V 和 2.5V; BANK2 MIPI 输出时 Vcco₂ 需提供 1.2V 电压。
2018/06/01	1.6	MODE 管脚不再作为专用管脚,可以复用为 GPIO;更新高速时钟示意图。
2018/06/22	1.7	● 更新 PLL 结构框图,输入时钟为 CLKIN; ● 增加 MG81 封装信息,增加 PSRAM 描述和电气特性。
2018/07/31	1.8	增加空白芯片默认系统管脚状态描述。
2018/09/25	1.9	更新 PSRAM 描述;增加 PSRAM 数据位宽。
2018/11/14	2.0	 更新 GW1NR-4/9 不同封装的推荐工作电压范围,增加 GW1NR-9 QN88 内嵌 PSRAM 信息; 添加 PSRAM 封装信息列表; 添加 B 版本器件; IODELAY 每步延迟由 25ps 更新为 30ps; 去掉 GW1NR-9 内嵌 DDR; 更新内嵌 SDRAM 和 PSRAM 器件命名和电气特性。
2019/01/09	2.1	 更新片内晶振频率; 增加 GW1NR-4 QN88 内嵌 PSRAM 器件; 更新内嵌存储模块 SDRAM 和 PSRAM 的参考文档。
2019/07/02	2.2	 更新 UV 版本器件供电电压; 电气特性参数 LV 版本器件同样适用于 UV 版本器件; 电气特性中的环境温度更新为结温; 增加 GW1NR-9 MG100 封装信息。

i

目录

目	录		i
图	見景		iii
表	是目录	,	. V
1	关于	· 本手册	. 1
	1.1	手册内容	. 1
		适用产品	
		相关文档	
	1.4	术语、缩略语	. 2
	1.5	技术支持与反馈	. 3
2	产品	概述	. 4
	2.1	特性概述	. 4
	2.2	产品信息列表	. 6
	2.3	封装信息列表	. 7
3	结构]介绍	. 8
	3.1	结构框图	. 8
		SDARM	
	3.3	可配置功能单元	11
	3.4	输入输出模块	14
	3.5	块状静态随机存储器模块	25
	3.6	用户闪存资源	35
	3.7	数字信号处理模块	36
	3.8		
		时钟	40
	3.9	时钟 长线	
			45
	3.10	长线	45 46
	3.10 3.11	长线	45 46 46

48
49
51
54
56
59
35
65
67
6

图目录

冬	3-1 GW1NR 器件结构示意图	8
图	3-2 CFU 结构示意图	12
图	3-3 CLS 中的寄存器示意图	13
图	3-4 IOB 结构示意图	14
图	3-5 GW1NR 的 I/O Bank 分布示意图	15
图	3-6 真 LVDS 设计参考框图	18
图	3-7 I/O 逻辑输出示意图	18
图	3-8 I/O 逻辑输入示意图	19
图	3-9 IODELAY 示意图	19
图	3-10 GW1NR 的 I/O 寄存器示意图	20
图	3-11 GW1NR 的 IEM 示意图	20
图	3-12 普通模式下的 I/O 逻辑结构示意图	21
图	3-13 SDR 模式下的 I/O 逻辑结构示意图	21
图	3-14 I/O 逻辑的 DDR 输入示意图	22
图	3-15 I/O 逻辑的 DDR 输出示意图	22
图	3-16 I/O 逻辑的 IDES4 输入示意图	22
图	3-17 I/O 逻辑的 OSER4 输出示意图	22
图	3-18 I/O 逻辑的 IVideo 输入示意图	23
图	3-19 I/O 逻辑的 OVideo 输出示意图	23
图	3-20 I/O 逻辑的 IDES8 输入示意图	23
图	3-21 I/O 逻辑的 OSER8 输出示意图	23
图	3-22 I/O 逻辑的 IDES10 输入示意图	24
图	3-23 I/O 逻辑的 OSER10 输出示意图	24
图	3-24 I/O 逻辑的 IDES16 输入示意图	24
图	3-25 I/O 逻辑的 OSER16 输出示意图	24
图	3-26 单端口存储模式框图	29
图	3-27 双端口存储模式框图	30
图	3-28 伪双端口存储模式框图	30
图	3-29 只读模式存储框图	31

图 3-30 单端口、伪双端口及双端口模式下的流水线模式	32
图 3-31 独立时钟模式	34
图 3-32 读写时钟模式	34
图 3-33 单端口时钟模式	34
图 3-34 GW1NR 用户闪存端口信号	35
图 3-35 DSP 宏单元	37
图 3-36 GW1NR-4/ GW1NR-4B 时钟资源	40
图 3-37 GCLK 象限分布示意	41
图 3-38 DQCE 结构示意图	42
图 3-39 DCS 接口示意图	42
图 3-40 DCS Rising Edge 模式下的时序示意图	42
图 3-41 DCS Falling Edge 模式下的时序示意图	43
图 3-42 PLL 示意图	43
图 3-43 GW1NR HCLK 示意图	45
图 3-44 GW1NR 的延迟锁相环示意图	45
图 4-1 GW1NR 用户闪存读操作时序	58
图 4-2 GW1NR 用户闪存编程操作时序	58
图 4-3 GW1NR 用户闪存擦除操作时序	59
图 4-4 JTAG 编程模式时序示意图	59
图 4-5 重新上电时序图	60
图 4-6 RECONFIG_N 触发时序图	61
图 4-7 SSPI 编程模式时序图	62
图 4-8 MSPI 编程模式时序示意图	63
图 5-1 内嵌 SDRAM 器件命名方法-Production	65
图 5-2 器件封装标识示例	67

表目录

表 1-1 术语、缩略语	2
表 2-1 产品信息列表	6
表 2-2 封装和最大用户 I/O 信息列表	7
表 3-1 CLS 中寄存器模块信号说明	13
表 3-2 GW1NR 系列 FPGA 产品支持的输出 I/O 类型及部分可选配置	16
表 3-3 GW1NR 支持的输入 I/O 类型及部分可选配置	17
表 3-4 B-SRAM 信号功能	26
表 3-5 存储器配置列表	27
表 3-6 双端口混合读写数据宽度配置列表	27
表 3-7 伪双端口混合读写数据宽度配置列表	28
表 3-8 单端口存储配置模式列表	29
表 3-9 双端口存储配置模式列表	30
表 3-10 伪双端口存储配置模式列表	31
表 3-11 只读配置模式列表	32
表 3-12 时钟模式配置列表	33
表 3-13 用户闪存模块信号说明	35
表 3-14 用户模式真值表	36
表 3-15 DSP 端口描述	37
表 3-16 内部寄存器描述	38
表 3-17 PLL 端口定义	44
表 3-18 GW1NR-4/4B 片内晶振的输出频率选项	47
表 3-19 GW1NR-9 片内晶振的输出频率选项	47
表 4-1 绝对最大范围	48
表 4-2 推荐工作范围	48
表 4-3 热插拔特性	49
表 4-4 GW1NR ESD - HBM	49
表 4-5 GW1NR ESD – CDM	49
表 4-6 推荐工作范围内的直流电气特性	50
表 4-7 静态电流(Static Supply Current)	51

DS117-2.2

表 4-8 I/O 推荐工作条件	51
表 4-9 IOB 单端 DC 电气特性(IOB Single - Ended DC Electrical Characteristic)	53
表 4-10 I/O 差分 DC 电气特性(IOB Differential Electrical Characteristics)	54
表 4-11 CFU 内部时序参数	54
表 4-12 B-SRAM 内部时序参数	55
表 4-13 DSP 内部时序参数	55
表 4-14 外部开关特性	55
表 4-15 片内晶振输出频率	55
表 4-16 用户闪存 DC 电气特性	56
表 4-17 用户闪存时序参数列表	57
表 4-18 JTAG 编程模式时序参数	60
表 4-19 重新上电和 RECONFIG_N 触发时序参数	61
表 4-20 SSPI 编程模式时序参数	62
表 4-21 MSPI 编程模式时序参数	63

1 关于本手册 1.1 手册内容

1 关于本手册

1.1 手册内容

GW1NR 系列 FPGA 产品数据手册主要包括高云半导体 GW1NR 系列 FPGA 产品特性概述、产品资源信息、内部结构介绍、电气特性、编程接口时序以及器件订货信息。帮助用户快速了解高云半导体 GW1NR 系列 FPGA 产品以及特性,有助于器件选型及使用。

1.2 适用产品

本手册中描述的信息适用于以下产品:

GW1NR 系列 FPGA 产品: GW1NR-4、GW1NR-4B、GW1NR-9。

1.3 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可以下载、查看以下相关文档:

- 1. GW1NR 系列 FPGA 产品数据手册
- 2. Gowin FPGA 产品编程配置手册
- 3. GW1NR 系列 FPGA 产品封装与管脚手册
- 4. GW1NR-4&4B 器件 Pinout 手册
- 5. GW1NR-9 器件 Pinout 手册

DS117-2.2 1(70)

1.4 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
SIP	System in Package	系统级封装
SDRAM	Synchronous Dynamic RAM	同步动态随机存储器
PSRAM	Pseudo Static Random Access Memory	伪静态随机存储器
CFU	Configurable Function Unit	可配置功能单元
CLS	Configurable Logic Slice	可配置逻辑片
CRU	Configurable Routing Unit	可编程布线单元
LUT4	4-input Look-up Tables	4 输入查找表
LUT5	5-input Look-up Tables	5 输入查找表
LUT6	6-input Look-up Tables	6 输入查找表
LUT7	7-input Look-up Tables	7 输入查找表
LUT8	8-input Look-up Tables	8 输入查找表
REG	Register	寄存器
ALU	Arithmetic Logic Unit	算术逻辑单元
IOB	Input/Output Block	输入输出模块
S-SRAM	Shadow SRAM	分布式静态随机存储器
B-SRAM	Block SRAM	块状静态随机存储器
SP	Single Port	单端口
SDP	Semi Dual Port	伪双端口
DP	Dual Port	双端口
DSP	Digital Signal Processing	数字信号处理
DQCE	Dynamic Quadrant Clock Enable	动态象限时钟使能
DCS	Dynamic Clock Selector	动态时钟选择器
PLL	Phase-locked Loop	锁相环
DLL	Delay-locked Loop	延迟锁相环
QN88	QFN88	QFN88 封装
TDM	Time Division Multiplexing	时分复用

DS117-2.2 2(67)

1.5 技术支持与反馈

1.5 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.gowinsemi.com.cn

E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391

DS117-2.2 3(67)

2产品概述 2.1 特性概述

2产品概述

高云半导体 GW1NR 系列 FPGA 产品是高云半导体小蜜蜂[®](LittleBee[®]) 家族第一代产品,是一款系统级封装芯片,在 GW1N 基础上集成了丰富容量的 SDRAM 存储芯片,同时具有低功耗、瞬时启动、低成本、非易失性、高安全性、封装类型丰富、使用方便灵活等特点。

高云半导体提供面向市场自主研发的新一代 FPGA 硬件开发环境,支持 GW1NR 系列 FPGA 产品,能够完成 FPGA 综合、布局、布线、产生数据流 文件及下载等一站式工作。

2.1 特性概述

- 用户闪存资源
 - 多达 1,792Kbits
 - 10,000 次写寿命周期
- 低功耗
 - 55nm 嵌入式闪存工艺
 - LV 版本: 支持 1.2V 核电压
 - UV 版本:内置线性稳压单元,支持器件 Vcc/ Vccx/ Vcco 统一供电
 - 支持时钟动态打开/关闭
- 集成 SDRAM 系统级封装芯片
- 支持多种 I/O 电平标准
 - LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I,
 SSTL33/25/18 II, SSTL15; HSTL18 I, HSTL18 II, HSTL15 I; PCI,
 LVDS25, RSDS, LVDS25E, BLVDSE
 - MLVDSE, LVPECLE, RSDSE
 - 提供输入信号去迟滞选项
 - 支持 4mA、8mA、16mA、24mA 等驱动能力
 - 提供输出信号 Slew Rate 选项
 - 提供输出信号驱动电流选项
 - 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain 输出选项

DS117-2.2 4(67)

2产品概述 2.1 特性概述

- 支持热插拔
- GW1NR-9 器件 BANK0 支持 MIPI 输入
- GW1NR-9 器件 BANK2 支持 MIPI 输出
- GW1NR-9 器件 BANK0 和 BANK2 支持 I3C OpenDrain/PushPull 转换
- 高性能 DSP 模块
 - 高性能数字信号处理能力
 - 支持 9 x 9, 18 x 18, 36 x 36bit 的乘法运算和 54bit 累加器
 - 支持多个乘法器级联
 - 支持寄存器流水线和旁路功能
 - 预加运算实现滤波器功能
 - 支持桶形移位寄存器
- 丰富的基本逻辑单元
 - 4 输入 LUT(LUT4)
 - 双沿触发器
 - 支持移位寄存器和分布式存储器
- 支持多种模式的静态随机存储器
 - 支持双端口、单端口以及伪双端口模式
 - 支持字节写使能
- 灵活的 PLL+DLL 资源
 - 实现时钟的倍频、分频和相移
 - 全局时钟网络资源
- 内置 Flash 编程
 - 瞬时启动
 - 支持安全位操作
 - 支持 AUTO BOOT 和 DUAL BOOT 编程模式
- 编程配置模式
 - 支持 JTAG 配置模式
 - B版本器件支持 JTAG 透传传输
 - 支持多达 6 种 GowinCONFIG 配置模式: AUTOBOOT、SSPI、MSPI、 CPU、SERIAL、DUAL BOOT

DS117-2.2 5(67)

2 产品概述 2.2 产品信息列表

2.2 产品信息列表

表 2-1 产品信息列表

器件	GW1NR-4/GW1NR-4B	GW1NR-9
逻辑单元(LUT4)	4,608	8,640
寄存器(FF)	3,456	6,480
分布式静态随机存储器 S-SRAM(bits)	0	17,280
块状静态随机存储器 B-SRAM(bits)	180K	468K
块状静态随机存储器数目 B-SRAM(个)	10	26
用户闪存(bits)	256K	608K
SDR SDRAM(bits)	64M	64M
PSRAM(bits)	64M	64M(QN88/LQ144) 128M (MG100)
乘法器(18 x 18 Multiplier)	16	20
锁相环(PLLs+DLLs)	2+2	2+4
I/O Bank 总数	4	4
最多用户 I/O ¹	70	120
核电压(LV 版本)	1.2V	1.2V
供电电压(UV 版本)	2.5V/3.3V	

注!

[1] JTAGSEL_N和 JTAG 管脚是互斥管脚, JTAGSEL_N 引脚和 JTAG 下载的 4 个引脚(TCK、TDI、TDO、TMS) 不可同时复用为 I/O,此表格的数据为 JTAG 下载的 4 个引脚复用为 I/O 时的情况。

DS117-2.2 6(67)

2产品概述 2.3 封装信息列表

2.3 封装信息列表

表 2-2 GW1NR 列表

封装	器件	Memory 类型
	GW1NR-4/4B	SDR SDRAM
QN88	GW INR-4/4D	PSRAM
QINOO	CWAND 0	SDR SDRAM
	GW1NR-9	PSRAM
MG81	GW1NR-4/4B	PSRAM
MG100	GW1NR-9	PSRAM
LQ144	GW1NR-9	PSRAM

表 2-2 封装和最大用户 I/O 信息列表

封装	间距(mm)	尺寸(mm)	GW1NR-4/GW1NR-4B	GW1NR-9
QN88	0.4	10 x 10	70(11)	70 (17)
MG81	0.5	4.5x 4.5	68 (10)	-
MG100	0.5	5 x 5	-	87 (17)
LQ144	0.5	22 x 22	-	120 (20)

注!

- 本手册中 GW1NR 系列 FPGA 产品封装命名采用缩写的方式,详情请参见 5.1 器件命名。
- 详细信息请参见《GW1NR-4&4B 器件 Pinout 手册》及《GW1NR-9 器件 Pinout 手册》。
- JTAGSEL_N 和 JTAG 管脚是互斥管脚,JTAGSEL_N 引脚和 JTAG 下载的 4 个引脚(TCK、TDI、TDO、TMS)不可同时复用为 I/O,此表格的数据为 JTAG 下载的 4 个引脚复用为 I/O 时的情况。详细信息请参考《GW1NR 系列FPGA产品封装与管脚手册》。

DS117-2.2 7(67)

3 结构介绍 3.1 结构框图

3结构介绍

3.1 结构框图

图 3-1 GW1NR 器件结构示意图




图 3-1 为 GW1NR 器件结构示意图。GW1NR 为系统级封装芯片(SIP),集成了高云半导体 GW1N 系列 FPGA 产品及 SDRAM 芯片。关于 SDRAM 芯片特性和概述,请参见 $\underline{3.2SDARM}$ 。

GW1NR 系列 FPGA 产品器件内部是一个逻辑单元阵列,外围是输入输出模块(IOB),器件内嵌了静态随机存储器(B-SRAM)模块、数字信号处理模块 DSP、PLL 资源、DLL 资源、片内晶振和用户闪存资源 User Flash,支持瞬时启动功能。内部资源数量详细信息请参见表 2-1。

GW1NR 系列 FPGA 产品基本的组成部分为可配置功能单元(CFU,

DS117-2.2 8(70)

3 结构介绍 3.2SDARM

Configurable Logic Unit)。在器件内部按照行、列式矩阵排列,不同容量的器件行数和列数不同。可将配置功能单元(CFU)配置成查找表(LUT4)模式、算术逻辑模式和存储器模式,其中存储器模式在 GW1NR-9 器件中支持。详细信息请参见 3.3 可配置功能单元。

GW1NR 系列 FPGA 产品的 I/O 资源分布在器件外围,以 Bank 为单位划分,分别为 Bank0、Bank1、Bank2 和 Bank3。这些 I/O 资源部分与 SDRAM 芯片连接进行数据存储,部分 I/O 资源封装出来。I/O 资源支持多种电平标准,支持普通工作模式、SDR 工作模式和通用 DDR 模式。详细信息请参见 3.4 输入输出模块。

GW1NR 系列 FPGA 产品的块状静态随机存储器(B-SRAM)在器件内部按照行排列,一个 B-SRAM 在器件内部占用 3 个 CFU 的位置。一个 B-SRAM 的容量大小为 18Kbits,支持多种配置模式和操作模式。详细信息请参见 3.5 块状静态随机存储器模块。

GW1NR 系列 FPGA 产品内嵌了用户闪存资源,掉电数据不会丢失。详细信息请参见 3.6 用户闪存资源。

GW1NR 系列 FPGA 产品中内嵌了数字信号处理模块 DSP。DSP 在器件内部按照行排列,每个 DSP 资源占用 9 个 CFU 的位置。每个 DSP 包含两个宏单元,每个宏单元包含两个前加法器(pre-adders),两个 18 位的乘法器(multipliers)和一个三输入的算术/逻辑运算单元(ALU54)。详细信息请参见3.7 数字信号处理模块。

GW1NR 系列 FPGA 产品中内嵌了锁相环 PLL 资源和 DLL 资源。高云半导体 PLL 模块能够提供可以综合的时钟频率,通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。同时产品内嵌可编程片内晶振,支持 2.5MHz 到 125MHz 的时钟频率范围,为 MSPI编程配置模式提供时钟。片内晶振提供可编程的用户时钟,时钟精度可达生5%。详细信息请参见 3.8 时钟、3.12 片内晶振。

此外,FPGA 器件内置了丰富的可编程布线单元(CRU,Configurable Routing Unit),为 FPGA 内部的所有资源提供连接关系。可配置功能单元(CFU)和 IOB 内部都分布着布线资源,连通了 CFU 内部资源和 IOB 内部的逻辑资源。布线资源可通过高云半导体 FPGA 软件自动生成。此外,GW1NR 系列 FPGA 产品还提供了丰富的专用时钟网络资源,长线资源,全局置复位,以及编程选项等。详细信息行参考 3.8 时钟、3.9 长线、3.10 全局复置位。

3.2 SDARM

GW1NR 系列 FPGA 产品不同的封装, 集成的 SDRAM 的容量和类型不一样,详细信息请参考 2.3 封装信息列表。

3.2.1 SDR SDRAM

特性

● 存取时间: 4.5ns/5.4ns

● 时钟频率: 200/166/143MHz

DS117-2.2 9(67)

3 结构介绍 3.2SDARM

- 数据位宽: 16bits
- 同步操作
- 内部流水线结构
- 内部划分为四个块(1M x 16 bits x 4BANK)
- 模式编程寄存器
 - 列地址选通脉冲时间延迟: 2或者3
 - 突发长度: 1、2、4、8字节或者整页
 - 突发类型:顺序模式或者间隔模式
 - 突发读单字节写功能
 - 突发停止功能
- 字节屏蔽功能
- 自动刷新和自刷新
- 4,096 刷新周期/64ms
- 3.3V±0.3V 供电 ¹
- LVTTL接口

注!

器件供电请参考表 4-1 绝对最大范围。

概述

GW1NR 系列 FPGA 产品集成的 SDRAM 是一个高速的 CMOS 同步 DRAM 芯片,容量为 64Mb。SDRAM 内部包括四个 BANK,每个 BANK 大小为 1Mx16 bits,每个 BANK 由 4096 行 x 256 列 x 16bit 的存储阵列组成。支持读操作和写操作突发模式,用户设置突发模式的起始位置和突发长度即可,SDRAM 根据设置的数据长度顺序编程写入或读出。操作时需要先给出激活命令,然后可以进行读或写操作。读操作或写操作突发长度支持 1、2、4、8 字节或页模式,可以在编程模式寄存器中设置选择。使能自动预充电功能提供定时行预充电,预充电在突发模式结束后启动。SDRAM 提供自动刷新功能及自刷新功能,此外,还提供了编程模式寄存器,用户可以选择最合适的模式使系统性能达到最优。

SDRAM 接口的供电电压为 3.3V,连接 SDRAM 的 BANK 电压需要固定 到 3.3V,详细信息请参考表 4-2 推荐工作范围。

高云半导体云源软件 IP Core Generator 支持内嵌/外部的 SDR SDRAM 控制器的 IP,使用控制器的 IP 可以自动完成 SDRAM 上电初始化,激活,自动刷新等操作,用户按照控制器的读/写时序操作即可,详细信息请参考 Gowin SDRAM 控制器用户指南。

3.2.2 PSRAM

特性

- 时钟频率 166MHz, 最快可达 DDR332
- 双沿数据传输
- 数据位宽: 16bits
- 读写数据锁存 RWDS
- 温度补偿刷新

DS117-2.2 10(67)

3.3 可配置功能单元

- 部分阵列自动刷新 PASR
- 混合休眠模式
- 深度省电 DPD
- 驱动能力: 35,50,100 和 200 欧姆
- 突发访问
- 16/32/64/128 字节突发模式
- 状态/控制寄存器
- 1.8V 供电电压 ¹

注!

器件供电请参考表 4-2 推荐工作范围。

PSRAM 接口的供电电压为 1.8V, 连接 PSRAM 的 BANK 电压需要固定 到 1.8V, 详细信息请参考表 4-2 推荐工作范围。

高云半导体云源软件 IP Core Generator 支持内嵌/外部的 PSRAM 控制器的 IP,使用控制器的 IP 可以自动完成 PSRAM 上电初始化,读校准等操作,用户按照控制器的读/写时序操作即可,详细信息请参考 <u>Gowin PSRAM Memory Interface IP 用户指南</u>。


3.3 可配置功能单元

可配置功能单元(CFU)是构成 GW1NR 系列 FPGA 产品的基本单元,每个 CFU 由可配置逻辑单元(CLU)和可编程布线资源单元(CRU)组成。每个 CLU 由四个可配置功能片 CLS(Configurable Logic Slice)组成,其中可配置功能片包含查找表和寄存器,请参见图 3-2。

DS117-2.2 11(67)

3.3 可配置功能单元

图 3-2 CFU 结构示意图



3.3.1 可配置逻辑单元

可配置逻辑单元支持基本查找表、算术逻辑和存储器模式:

● 基本查找表模式

每个查找表可以被配置为一个 4 输入查找表(LUT4),可配置逻辑单元可实现高阶查找表功能:

- 一个可配置功能片可配置成一个 5 输入查找表(LUT5)。
- 两个可配置功能片可配置成一个 6 输入查找表(LUT6)。
- 四个可配置功能片可配置成一个 7 输入查找表(LUT7)。
- 八个可配置功能片(两个 CLU)可配置成成一个 8 输入查找表(LUT8)。

● 算术逻辑模式

结合进位链,查找表可配置成算术逻辑模式(ALU),用作实现以下功能:

- 加法/减法运算
- 计数器,包括加计数器和减计数器
- 比较器,包括大于比较、小于比较和不相等比较
- 乘法器
- 存储器模式

GW1NR-9 器件支持此模式。在此模式下,可用可配置逻辑单元构成 16

DS117-2.2 12(67)

3.3 可配置功能单元

x4位的分布式静态随机存储器(S-SRAM)或只读存储器。

Gowin 云源软件支持读入初始化文件的方式实现静态随机存储器(S-SRAM)的初始化。只读存储器的数据在对器件编程时完成输入。

寄存器

可配置功能片(CLS0~CLS2)中各含两个寄存器(REG),如图 3-3 所示。

图 3-3 CLS 中的寄存器示意图




表 3-1 CLS 中寄存器模块信号说明

信号名	I/O	描述	
D	I	寄存器数据输入 ¹	
CE	I	CLK 使能信号,可配置为高电平使能或低电平使能 ²	
CLK	I	时钟信号,可配置为上升沿触发或下降沿触发 ²	
SR	I	本地置复位输入,可配置为如下功能 ² :	
GSR ^{3,4}	I	全局复置位,可配置为如下功能 ⁴ : ● 异步复位 ● 异步置位 ● 无全局复置位	
Q	0	寄存器输出	

注!

- [1]信号 D 的来源可以选择同一可配置功能片中任一查找表的输出,也可以选择来自于 CRU 的输入。因此在查找表被占用的情况下,寄存器仍可以单独使用。
- [2]CFU 中可配置功能片的 CE/CLK/SR 均可独立配置选择。
- [3]在 GW1NR 系列 FPGA 产品内部,GSR 通过直连线连接,不通过 CRU。
- [4]SR 与 GSR 同时有效时 GSR 有较高的优先级。

3.3.2 布线资源单元

布线资源单元 CRU 的功能主要包括两个方面:


- 输入选择功能: 为 CFU 的输入信号提供输入源选择。
- 布线资源功能:为 CFU 的输入/输出信号提供连接关系,包括 CFU 内部连接、CFU 之间连接以及 CFU 和 FPGA 内部其它功能模块之间的连接。

DS117-2.2 13(67)

3.4 输入输出模块

GW1NR 系列 FPGA 产品的 IOB 主要包括 I/O Buffer、I/O 逻辑以及相应的布线资源单元三个部分。如图 3-4 所示为两个 IOB 的结构示意图,每个 IOB 单元包括了两个 I/O 管脚(标记为 A 和 B),它们可以配置成一组差分信号对,也可以作为单端信号分别配置。

图 3-4 IOB 结构示意图



GW1NR 系列 FPGA 产品中 IOB 的功能特点:


- 基于 Bank 的 V_{CCO} 机制。
- 支持 LVCMOS、PCI、LVTTL、LVDS、SSTL 以及 HSTL 等多种电平标准。
- 提供输入信号去迟滞选项。
- 提供输出信号驱动电流选项。
- 提供输出信号 Slew Rate 选项。
- 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain 输出 选项。
- 支持热插拔。
- I/O 逻辑支持普通模式、SDR 模式以及 DDR 等多种模式。
- GW1NR-9 器件 BANK0 支持 MIPI 输入。
- GW1NR-9 器件 BANK2 支持 MIPI 输出。
- GW1NR-9器件BANK0和BANK2支持I3C OpenDrain/PushPull转换。

DS117-2.2 14(67)

3.4.1 I/O 电平标准

GW1NR 系列 FPGA 产品的 I/O 包括 4 个 Bank,如图 3-5 所示,每个 Bank 有独立的 I/O 电源 V_{CCO}。为支持 SSTL,HSTL 等 I/O 输入标准,每个 Bank 还提供一个独立的参考电压(V_{REF}),用户可以选择使用 IOB 内置的 V_{REF} 源(等于 0.5*V_{CCO}),也可选择外部的 V_{REF} 输入(使用 Bank 中任意一个 I/O 管 脚作为外部 V_{REF} 输入)。

图 3-5 GW1NR 的 I/O Bank 分布示意图



GW1NR 系列 FPGA 产品分为 LV 和 UV 两个版本:

LV 版本器件支持 1.2V V_{CC}供电电压,可以满足用户低功耗的需求。

V_{CCO} 根据需要可在 1.2V、1.5V、1.8V、2.5V、3.3V 电压中灵活设置。

UV 版本器件方便用户实现单一电源供电,内部集成了线性稳压器,内核电压支持 1.8V、2.5V、3.3V 供电电压。

V_{CCX} 支持 2.5V 或 3.3V 供电电压。

在 GW1NR-9 器件中, Bank0 的 I/O 支持 MIPI 输入, Bank2 的 I/O 支持 MIPI 输出。Bank0 和 Bank2 的 I/O 支持 MIPI I3C OpenDrain/PushPull 转换。 其他器件不支持。

注!

- 空白芯片默认的系统管脚状态是弱上拉。
- 不同封装器件的推荐工作电压请参考 4.1。

DS117-2.2 15(67)

不同的 I/O 输出标准对 Vcco 的要求如表 3-2 所示。

表 3-2 GW1NR 系列 FPGA 产品支持的输出 I/O 类型及部分可选配置

I/O 输出标准	单端/差分	Bank V _{CCO} (V)	输出驱动能力(mA)
LVTTL33	单端	3.3	4,8,12,16,24
LVCMOS33	单端	3.3	4,8,12,16,24
LVCMOS25	单端	2.5	4,8,12,16
LVCMOS18	单端	1.8	4,8,12
LVCMOS15	单端	1.5	4,8
LVCMOS12	单端	1.2	4,8
SSTL25_I	单端	2.5	8
SSTL25_II	单端	2.5	8
SSTL33_I	单端	3.3	8
SSTL33_II	单端	3.3	8
SSTL18_I	单端	1.8	8
SSTL18_II	单端	1.8	8
SSTL15	单端	1.5	8
HSTL18_I	单端	1.8	8
HSTL18_II	单端	1.8	8
HSTL15_I	单端	1.5	8
PCI33	单端	3.3	N/A
LVPECL33E	差分	3.3	16
MVLDS25E	差分	2.5	16
BLVDS25E	差分	2.5	16
RSDS25E	差分	2.5	8
LVDS25E	差分	2.5	8
LVDS25	差分	2.5/3.3	3.5/2.5/2/1.25
RSDS	差分	2.5/3.3	2
MINILVDS	差分	2.5/3.3	2
PPLVDS	差分	2.5/3.3	3.5
SSTL15D	差分	1.5	8
SSTL25D_I	差分	2.5	8
SSTL25D_II	差分	2.5	8
SSTL33D_I	差分	3.3	8
SSTL33D_II	差分	3.3	8
SSTL18D_I	差分	1.8	8
SSTL18D_II	差分	1.8	8
HSTL18D_I	差分	1.8	8
HSTL18D_II	差分	1.8	8
HSTL15D_I	差分	1.5	8
MIPI	差分	TBD	TBD

DS117-2.2 16(67)

表 3-3 GW1NR 支持的输入 I/O 类型及部分可选配置

I/O 输入标准	单端/差分	Bank V _{CCO} (V)	支持去迟滞选项	是否需要 V _{REF}
LVTTL33	单端	1.5/1.8/2.5/3.3	是	否
LVCMOS33	单端	1.5/1.8/2.5/3.3	是	否
LVCMOS25	单端	1.5/1.8/2.5/3.3	是	否
LVCMOS18	单端	1.5/1.8/2.5/3.3	是	否
LVCMOS15	单端	1.2/1.5/1.8/2.5/3.3	是	否
LVCMOS12	单端	1.2/1.5/1.8/2.5/3.3	是	否
SSTL15	单端	1.5/1.8/2.5/3.3	否	是
SSTL25_I	单端	2.5/3.3	否	是
SSTL25_II	单端	2.5/3.3	否	是
SSTL33_I	单端	3.3	否	是
SSTL33_II	单端	3.3	否	是
SSTL18_I	单端	1.8/2.5/3.3	否	是
SSTL18_II	单端	1.8/2.5/3.3	否	是
HSTL18_I	单端	1.8/2.5/3.3	否	是
HSTL18_II	单端	1.8/2.5/3.3	否	是
HSTL15_I	单端	1.5/1.8/2.5/3.3	否	是
PCI33	单端	3.3	是	否
LVDS	差分	2.5/3.3	否	否
RSDS	差分	2.5/3.3	否	否
MINILVDS	差分	2.5/3.3	否	否
PPLVDS	差分	2.5/3.3	否	否
LVDS25E	差分	2.5/3.3	否	否
MLVDS25E	差分	2.5/3.3	否	否
BLVDS25E	差分	2.5/3.3	否	否
RSDS25E	差分	2.5/3.3	否	否
LVPECL33	差分	3.3	否	否
SSTL15D	差分	1.5/1.8/2.5/3.3	否	否
SSTL25D_I	差分	2.5/3.3	否	否
SSTL25D_II	差分	2.5/3.3	否	否
SSTL33D_I	差分	3.3	否	否
SSTL33D_II	差分	3.3	否	否
SSTL18D_I	差分	1.8/2.5/3.3	否	否
SSTL18D_II	差分	1.8/2.5/3.3	否	否
HSTL18D_I	差分	1.8/2.5/3.3	否	否
HSTL18D_II	差分	1.8/2.5/3.3	否	否
HSTL15D_I	差分	1.5/1.8/2.5/3.3	否	否
MIPI	差分	TBD	TBD	TBD

DS117-2.2 17(67)


3.4.2 真 LVDS 设计

GW1NR 系列 FPGA 产品的 BANK1/2/3 支持真 LVDS 输出,但是BANK1/2/3 不支持内部 100 欧姆输入差分匹配电阻。Bank0 支持内部 100 欧姆输入差分匹配电阻。在 BANK0/1/2/3 支持 LVDS25E、MLVDS25E、BLVDS25E 等电平类型,详细信息请参见<u>《Gowin 系统管脚(systemIO)用</u>户指南》。

真 LVDS 的分布详细信息请参见<u>《GW1NR 系列 FPGA 产品 Pinout 手</u>册》。

LVDS 的输入端 IO 需要外部的 100 欧姆终端电阻做匹配,设计参考如图 3-6 所示。

图 3-6 真 LVDS 设计参考框图




LVDS25E、MLVDS25E、BLVDS25E 等差分 IO 终端匹配电阻网络请参见《Gowin 系统管脚(systemIO)用户指南》。

3.4.3 I/O 逻辑

图 3-7 为 GW1NR 系列 FPGA 产品的 I/O 逻辑的输出部分。


图 3-7 I/O 逻辑输出示意图



DS117-2.2 18(67)

图 3-8 为 GW1NR 系列 FPGA 产品的 I/O 逻辑的输入部分。

图 3-8 I/O 逻辑输入示意图




GW1NR 系列 FPGA 产品的 I/O 逻辑的组成模块说明如下:

延迟模块

图 3-9 为延迟模块 IODELAY。GW1NR 系列 FPGA 产品的每个 I/O 都包含 IODELAY 模块,总共提供的延迟大约为 128 步 x 30ps=3,840ps。

图 3-9 IODELAY 示意图



有两种控制延迟的方式:


- 静态控制;
- 动态控制,可与 IEM 模块一起使用来调节动态取样窗口, IODELAY 不能同时用于输入和输出。

I/O 寄存器

图 3-10 为 GW1NR 系列 FPGA 产品的 I/O 寄存器模块。GW1NR 系列 FPGA 产品的每个 I/O 都提供可编程输入寄存器 INFF、输出寄存器 OUTFF 和高阻控制寄存器 TCFF。

DS117-2.2 19(67)

图 3-10 GW1NR 的 I/O 寄存器示意图



注!

- CE 可以编程为低电平有效(0: enable)或高电平有效(1: enable)。
- CLK 可以编程为上升沿触发或下降沿触发。
- SR 可以编程为同步/异步的 SET/RESET 或无效(disable)。
- 寄存器可以编程为寄存器(register)或触发器(latch)。

取样模块

取样模块(IEM)是用来取样数据边沿,用于通用 DDR 模式,如图 3-11 所示。

图 3-11 GW1NR 的 IEM 示意图



解串器 DES 及跨时钟域转换模块

每个输入的 I/O 逻辑提供了简单的解串器 DES,丰富了 I/O 资源应用方式。

串化器 SER 模块

每个输出的 I/O 逻辑提供了简单的串化器 SER 模块,丰富了 I/O 资源应用方式。

3.4.4 I/O 逻辑工作模式

GW1NR 系列 FPGA 产品的 I/O 逻辑支持多种工作模式。每一种工作模式下,I/O(或 I/O 差分信号对)又可以配置成输出信号、输入信号、INOUT 信号及三态输出信号(带三态控制的输出信号)。

不是所有的器件管脚都支持 IO 逻辑, GW1NR-4/ GW1NR-4B 的管脚 IOL10(A,B,C....J)和 IOR10(A,B,C....J)不支持 IO 逻辑。GW1NR-9 的管脚都 支持 IO 逻辑功能。


普通模式

普通模式下的 I/O 逻辑如图 3-12 所示,此模式下信号 TC、DO 以及 DI 直接通过 CRU 与器件内部连接。

DS117-2.2 20(67)

3 结构介绍 3.4 输入输出模块


图 3-12 普通模式下的 I/O 逻辑结构示意图



SDR 模式

相对于普通模式, SDR 模式采用了 I/O 寄存器, 如图 3-13 所示, 可以有效地改善 I/O 的时序性能。

图 3-13 SDR 模式下的 I/O 逻辑结构示意图



注!

- CLK 使能信号 O_CE 和 I_CE 可以配置为高电平使能或低电平使能;
- 时钟信号 O_CLK 和 I_CLK 可以配置为上升沿触发或下降沿触发;
- 本地置复位信号 O_SR 和 I_SR 可以配置为同步复位、同步置位、异步复位、异步置位或无本地置复位功能;
- SDR 模式下的 I/O 存储单元可以配置成普通寄存器或 Latch。

DS117-2.2 21(67)

3 结构介绍 3.4 输入输出模块

通用 DDR 模式

在通用 DDR 模式下,GW1NR 系列 FPGA 产品可以支持较高的 I/O 速度。GW1NR-9 器件支持 IDES16 模式和 OSER16 模式,其他器件不支持。

图 3-14 为通用 DDR 输入, PAD 与 FPGA 内部逻辑速率比为 1:2。

图 3-14 I/O 逻辑的 DDR 输入示意图



图 3-15 为通用 DDR 输出, PAD 与 FPGA 内部逻辑速率比为 2:1。


图 3-15 I/O 逻辑的 DDR 输出示意图



IDES4 模式

IDES4 模式下, PAD 与 FPGA 内部逻辑速率比为 1:4。


图 3-16 I/O 逻辑的 IDES4 输入示意图



OSER4 模式

OSER4模式下,PAD与FPGA内部逻辑速率比为4:1。

图 3-17 I/O 逻辑的 OSER4 输出示意图




DS117-2.2 22(67)

IVideo 模式

IVideo 模式下,PAD 与 FPGA 内部逻辑速率比为 1:7。

图 3-18 I/O 逻辑的 IVideo 输入示意图




注!

IVideo 和 IDES8/10 将占用相邻 I/O 的资源。如果用单端 I/O 标准,则 I/O 逻辑将不能使用。在这种情况下,SDR 模式和普通模式还可以使用。

OVideo 模式

OVideo 模式下,PAD 与 FPGA 内部逻辑速率比为 7:1。


图 3-19 I/O 逻辑的 OVideo 输出示意图



IDES8 模式

IDES8 模式下,PAD 与 FPGA 内部逻辑速率比为 1:8。


图 3-20 I/O 逻辑的 IDES8 输入示意图



OSER8 模式

OSER8 模式下, PAD 与 FPGA 内部逻辑速率比为 8:1。

图 3-21 I/O 逻辑的 OSER8 输出示意图




DS117-2.2 23(67)

IDES10 模式

IDES10模式下,PAD与FPGA内部逻辑速率比为1:10。


图 3-22 I/O 逻辑的 IDES10 输入示意图



OSER10 模式

OSER10 模式下,PAD 与 FPGA 内部逻辑速率比为 10:1。


图 3-23 I/O 逻辑的 OSER10 输出示意图



IDES16 模式

IDES16 模式下,PAD 与 FPGA 内部逻辑速率比为 1:16。


图 3-24 I/O 逻辑的 IDES16 输入示意图



OSER16 模式

OSER16 模式下, PAD 与 FPGA 内部逻辑速率比为 16:1。

图 3-25 I/O 逻辑的 OSER16 输出示意图



DS117-2.2 24(67)

3.5 块状静态随机存储器模块

3.5.1 简介

GW1NR 系列 FPGA 产品提供了丰富的块状静态随机存储器资源。这些存储器资源按照模块排列,以行的形式,分布在整个 FPGA 阵列中。因此称为块状静态随机存储器(B-SRAM)。在 FPGA 阵列中每个 B-SRAM 模块占用 3 个 CFU 的位置。每个 B-SRAM 可配置最高 18,432bits(18Kbits)。提供的操作模式包括:单端口模式 Single Port,双端口模式 Dual Port,伪双端口模式 Semi Dual Port,只读存储器模式。在表 3-4 中列出了 B-SRAM 的信号及功能描述。

丰富的块状静态随机存储器资源为用户的高性能设计提供了保障。以下是 B-SRAM 提供的各种功能:

- 1 个模块最大容量为 18,432bits
- 时钟频率达到 190MHz
- 单端口模式 Single Port
- 双端口模式 Dual Port
- 伪双端口模式 Semi Dual Port
- 提供校验位 Parity Bits
- 提供只读存储器模式 ROM
- 数据宽度从 1 位到 36 位
- 多时钟操作模式 Mixed Clock Mode
- 多数据宽度模式 Mixed Data Width Mode
- 在双字节以上的数据宽度支持字节使能功能 Enable Byte
- 异步复位,可同步释放
- 正常读写 Normal Read and Write Mode
- ◆ 先读后写 Read-before-write Mode
- 通写 Write-through Mode

DS117-2.2 25(67)

表 3-4 B-SRAM 信号功能

端口名称	方向	描述		
DIA	I	A 端口数据输入信号		
DIB	Ī	B端口数据输入信号		
ADA	I	A 端口地址信号		
ADB	1	B端口地址信号		
CEA	I	A 端口时钟使能信号		
CEB	Ī	B端口时钟使能信号		
RESETA	Ī	A 端口寄存器复位信号		
RESETB	I	B端口寄存器复位信号		
WREA	Į	A 端口读/写使能信号		
WREB	1	B 端口读/写使能信号		
BLKSEL	I	存储单元块选择信号		
CLKA	1	A 端口读/写时钟信号		
CLKB	I	B 端口读/写时钟信号		
OCEA	1	A 端口输出寄存器时钟使能信号		
OCEB	Į	B端口输出寄存器时钟使能信号		
DOA	0	数据输出 A 端口		
DOB	0	数据输出 B 端口		

3.5.2 存储器配置模式

GW1NR 系列 FPGA 产品的块状静态随机存储器可支持多种 的数据宽度,如表 3-5 所示。

DS117-2.2 26(67)

表 3	-5 存	储器	配置	引表
-	~ IJ	178 HH I		777

单端口模式	双端口模式	伪双端口模式	只读模式
16K x 1	16K x 1	16K x 1	16K x 1
8K x 2	8K x 2	8K x 2	8K x 2
4K x 4	4K x 4	4K x 4	4K x 4
2K x 8	2K x 8	2K x 8	2K x 8
1K x 16	1K x 16	1K x 16	1K x 16
512 x 32	-	512 x 32	512 x 32
2K x 9	2K x 9	2K x 9	2K x 9
1K x 18	1K x 18	1K x 18	1K x 18
512 x 36	-	512 x 36	512 x 36

3.5.3 存储器混合数据宽度配置

GW1NR 系列 FPGA 产品的块状静态随机存储器模块可支持混合数据线宽度操作。在双端口模式模式和伪双端口模下,读和写的数据宽度可以不同,但需要按照表 3-6 和表 3-7 的配置来应用。

表 3-6 双端口混合读写数据宽度配置列表

读端口	写端口						
	16K x 1	8K x 2	4K x 4	2K x 8	1K x 16	2K x 9	1K x 18
16K x 1	*	*	*	*	*		
8K x 2	*	*	*	*	*		
4K x 4	*	*	*	*	*		
2K x 8	*	*	*	*	*		
1K x 16	*	*	*	*	*		
2K x 9						*	*
1K x 18						*	*

注!

标注为"*"的表示支持的模式。

DS117-2.2 27(67)

读端口	写端口								
	16K x 1	8K x 2	4K x 4	2K x 8	1K x 16	512 x 32	2K x 9	1K x 18	512 x 36
16K x 1	*	*	*	*	*	*			
8K x 2	*	*	*	*	*	*			
4K x 4	*	*	*	*	*	*			
2K x 8	*	*	*	*	*	*			
1K x 16	*	*	*	*	*	*			
512x32	*	*	*	*	*	*			
2K x 9							*	*	*
1K x 18							*	*	*

表 3-7 伪双端口混合读写数据宽度配置列表

注!

标注为"*"的表示支持的模式。

3.5.4 字节使能功能配置

B-SRAM 支持字节使能(byte-enable)功能。可以屏蔽输入数据,只让被选择到的字节写入。而被屏蔽的数据能继续保留。读/写使能信号(WREA, WREB),及 byte-enable 参数选项用于控制 B-SRAM 的写操作。

3.5.5 校验位功能配置

所有的块状静态随机存储器模块 B-SRAM 内置了校验位的配置。每个字节的第 9 位可用来做校验位,也可以用来存储数据。需要注意的是校验操作并没有提供。

3.5.6 同步操作

- 所有的块状静态随机存储器模块的输入寄存器支持同步写入;
- 输出寄存器可用作流水线寄存器提高用户的设计性能;
- 输出寄存器可旁路 bypass-able。

3.5.7 上电情况

B-SRAM 支持上电时静态随机存储器初始化。在上电过程中,B-SRAM 处于待机状态,所有数据输出为 0。此状态也适用于只读存储器模式 ROM。

3.5.8 存储器操作模式

B-SRAM 的输入寄存器可用来支持同步写操作,输出寄存器可以用作流水线寄存器来提高用户的设计性能。B-SRAM 提供的双端口操作模式可用来支持任何在两个端口上的操作,如两个独立的读和两个独立的写,或者在不同时钟频率的一个独立的读和一个写。端口 A 和端口 B 可以拥有完全独立的时钟。


单端口模式

在单端口模式, B-SRAM 可以在一个时钟沿对 B-SRAM 进行读或写操作。

DS117-2.2 28(67)

在写操作中,被写入的数据会传到 B-SRAM 的输出。支持正常写模式 (Normal-write Mode)和通写模式(Write-through Mode)。当输出寄存器旁路 (Bypass)时,新数据出现在同一个时钟的上升沿。单端口 2K x 9bit 存储模式 框图如图 3-26 所示。

图 3-26 单端口存储模式框图



下表中列出了单端口模式的所有配置:

表 3-8 单端口存储配置模式列表

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
	B-SRAM_16K_S1	16K	16K x 1	16,384	1
	B-SRAM_8K_S2	16K	8K x 2	8,192	2
SP	B-SRAM_4K_S4	16K	4K x 4	4,096	4
5P	B-SRAM_2K_S8	16K	2K x 8	2,048	8
	B-SRAM_1K_S16	16K	1K x 16	1,024	16
	B-SRAM_512_S32	16K	512 x 32	512	32
SPX9	B-SRAM_2K_S9	18K	2K x 9	2,048	9
	B-SRAM_1K_S18	18K	1K x 18	1,024	18
	B-SRAM_512_S36	18K	512 x 36	512	36

双端口模式

B-SRAM 支持双端口模式,以图 3-27 为例,可对两个端口做如下操作:

- 两个端口同时读操作
- 两个端口同时写操作
- 任何一个端口的读和写

DS117-2.2 29(67)

图 3-27 双端口存储模式框图




表 3-9 中列出了双端口模式的所有配置。


表 3-9 双端口存储配置模式列表

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
	B-SRAM_16K_D1	16K	16K x 1	16384	1
	B-SRAM_8K_D2	16K	8K x 2	8192	2
DP	B-SRAM_4K_D4	16K	4K x 4	4096	4
	B-SRAM_2K_D8	16K	2K x 8	2048	8
	B-SRAM_1K_D16	16K	1K x 16	1024	16
DPX9	B-SRAM_2K_D9	18K	2K x 9	2048	9
DEVA	B-SRAM_1K_D18	18K	1K x 18	1024	18

伪双端口模式

下图显示了伪双端口 1K x 16bit 模式,可支持同时读操作和写操作。但是对同一个端口不能做读写操作,只支持 A 端口写, B 端口读。

图 3-28 伪双端口存储模式框图



DS117-2.2 30(67)

表 3-10 中列出了伪双端口模式的所有配置:


表 3-10 伪双端口存储配置模式列表

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
	B-SRAM_16K_SD1	16K	16K x 1	16,384	1
	B-SRAM_8K_SD2	16K	8K x 2	8,192	2
SDP	B-SRAM_4K_SD4	16K	4K x 4	4,096	4
SDP	B-SRAM_2K_SD8	16K	2K x 8	2,048	8
	B-SRAM_1K_SD16	16K	1K x 16	1,024	16
	B-SRAM_512_SD32	16K	512 x 32	512	32
	B-SRAM_2K_SD9	18K	2K x 9	2,048	9
SDPX9	B-SRAM_1K_SD18	18K	1K x 18	1,024	18
	B-SRAM_512_SD36	18K	512 x 36	512	36

只读模式

B-SRAM 可配置成只读存储器模式,如图 3-29 所示。用户可通过存储器初始化文件,通过编程端口来初始化只读存储器。用户需要提供 ROM 中的内容,编入初始化文件中。在器件上电编程时来完成初始化操作。

图 3-29 只读模式存储框图



DS117-2.2 31(67)

每个 B-SRAM 可配置成一个 16Kbits ROM。表 3-11 中列出了 ROM 模式的所有配置。

表 3-11 只读配置模式列表

原语	配置模式	容量(bit)	端口模式	存储深度	数据位宽
	B-SRAM_16K_O1	16K	16K x 1	16,384	1
	B-SRAM_8K_O2	16K	8K x 2	8,192	2
DOM	B-SRAM_4K_O4	16K	4K x 4	4,096	4
ROM	B-SRAM_2K_O8	16K	2K x 8	2,048	8
	B-SRAM_1K_O16	16K	1K x 16	1,024	16
	B-SRAM_512_O32	16K	512 x 32	512	32
	B-SRAM_2K_O9	18K	2K x 9	2,048	9
ROMX9	B-SRAM_1K_O18	18K	1K x 18	1,024	18
	B-SRAM_512_O36	18K	512 x 36	512	36

注!

在只读存储器模式中,复位信号 RESET 只对输入寄存器和输出寄存器复位,并不能清除存储器中的内容。

3.5.9 B-SRAM 操作模式

B-SRAM 支持 5 种操作模式,包括 2 种读操作模式(旁路模式 Bypass Mode,流水线读模式 PipelineRead Mode)和 3 种写操作模式(正常写模式: Normal-write Mode,通写模式: Write-through Mode,先读后写模式: Read-before-write Mode)。

读操作模式

从 B-SRAM 读出数据通过输出寄存器输出或不通过输出寄存器输出。


流水线模式

在同步写入存储器时,使用输出寄存器。此模式可支持数据宽度最大 36 位。


旁路模式

不使用输出寄存器,数据保留在存储器(Memory Array)的输出。

图 3-30 单端口、伪双端口及双端口模式下的流水线模式



DS117-2.2 32(67)



写操作模式

正常写模式

对一个端口进行正常写操作,此端口的输出数据不变。写入数据不会出现在读端口。

通写模式

在此模式下,对一个端口进行写操作时,写入数据会出现在此端口的输出。

先读后写模式

在此模式下,对一个端口进行写操作时,原来的数据会出现在此端口的输出,写入数据会存入相应单元。

3.5.10 时钟模式

表 3-12 中列出了不同 B-SRAM 模式下可使用的时钟模式:

表 3-12 时钟模式配置列表

时钟模式	双端口模式	伪双端口模式	单端口模式
独立时钟模式	Yes	No	No
读/写时钟模式	Yes	Yes	No
单端口时钟模式	No	No	Yes


独立时钟模式

图 3-31 显示了在双端口模式下的独立时钟使用模式,每个端口各有一个

DS117-2.2 33(67)

独立时钟。CLKA 信号控制了端口 A 的所有寄存器,CLKB 信号控制了端口 B 的所有寄存器。


图 3-31 独立时钟模式



读写时钟模式

图 3-32 显示了在伪双端口模式下的读写时钟使用模式。每个端口各有一个时钟。写时钟(CLKA)信号控制了端口 A 的写入数据、写地址和读/写使能信号。读时钟(CLKB)信号控制了端口 B 的读出数据、读地址和读使能信号。


图 3-32 读写时钟模式



单端口时钟模式

图 3-33 显示了单端口时钟模式。

图 3-33 单端口时钟模式



DS117-2.2 34(67)

3.6 用户闪存资源

3.6 用户闪存资源

3.6.1 简介

GW1NR 系列 FPGA 产品提供用户闪存资源(User Flash),特性如下所示:

- 10,000 次写寿命周期
- 超过 10 年的数据保存能力(+85℃)
- 页擦除能力: 2,048 字节
- 快速页擦除/字编程操作
- 时钟频率: 40MHz
- 字编程时间: ≤16µs
- 页擦除时间: ≤120ms
- 电流
- 读电流/持续时间: 2.19mA/25ns (V_{CC}) & 0.5mA/25ns (V_{CCX})(MAX)
- 编程/擦除操作: 12/12mA(MAX)

3.6.2 用户闪存模块信号

图 3-34 GW1NR 用户闪存端口信号




表 3-13 用户闪存模块信号说明

管脚名称 ¹	方向	描述
XADR[5:0] ²	1	X地址总线,用于选择一页存储单元中的某一行。
YADR[5:0] ²	I	Y地址总线,用于选择一行存储单元中的某一列。
DIN[31:0]	I	数据输入总线。
DOUT[31:0]	0	数据输出总线。
XE ²	I	X 地址使能信号,当 XE 为 0 的时候,所有的行地址均不使能。
YE ²	I	Y地址使能信号,当YE为O的时候,所有列地址均不使能。
SE ²	I	检测放大器使能信号,高电平有效。
ERASE	I	擦除信号, 高电平有效。
PROG	I	编程信号,高电平有效。
NVSTR	I	Flash 数据存储信号,高电平有效。

注!

● [1]控制信号、地址信号和数据信号端口名称;

DS117-2.2 35(67)

3.7 数字信号处理模块

[2]只有当 XE=YE=V_{CC} 并且 SE 满足脉冲时序要求(T_{pws}, T_{nws})的时候,读操作才是有效的。读出的数据的地址是由 XADR[5:0]和 YADR[5:0]确定的。

3.6.3 用户闪存模块模式

用户模式

表 3-14 用户模式真值表

模式	XE	YE	SE	PROG	ERASE	NVSTR
读模式	Н	Н	Н	L	L	L
编程模式	Н	Н	L	Н	L	Н
页擦除模式	Н	L	L	L	Н	Н

注!

3.7 数字信号处理模块

3.7.1 简介

GW1NR 系列 FPGA产品具有丰富的 DSP 模块资源。高云半导体的 DSP 解决方案可满足用户的高性能数字信号处理需求,如 FIR、FFT 设计等。 DSP 具有时序性能稳定、资源利用率高、功耗低等优点。

DSP 支持下列功能:

- 3 种宽度(9-bit, 18-bit, 36-bit)的乘法器
- 54-bit 的算术/逻辑运算单元
- 多个乘法器可级联以增加数据宽度
- 桶形移位器(Barrel Shifter)
- 通过反馈信号做自适应滤波(Adaptive filtering through signal feedback)
- 运算可以自动取正(Computing with options of rounding to positive number or prime number)
- 支持寄存器输出和旁路输出

宏单元

GW1NR 的 DSP 模块排列以行的形式分布在整个 FPGA 阵列中。每个 DSP 模块占用 9 个 CFU 的位置。每个 DSP 包含两个宏单元,每个宏单元包含两个前加法器(pre-adders),两个 18 位的乘法器(multipliers),和一个三输入的算术/逻辑运算单元(ALU54)。


图 3-35 为一个宏单元的结构:

DS117-2.2 36(67)

[&]quot;H"和"L"表示高电平和低电平。

3.5 数字信号处理模块

图 3-35 DSP 宏单元



DSP 模块端口描述如表 3-15 所示,内部寄存器如表 3-16 所示。

表 3-15 DSP 端口描述

端口名称	I/O 类型	说明
A0[17:0]	I	18-bit 数据输入 A0
B0[17:0]	_	18-bit 数据输入 B0
A1[17:0]	1	18-bit 数据输入 A1

DS117-2.2 37(67)

3.7 数字信号处理模块

端口名称	I/O 类型	说明
B1[17:0]	I	18-bit 数据输入 B1
C[53:0]	I	54-bit 数据输入 C
SIA[17:0]	I	移位数据输入 A,用于级联连接。输入信号 SIA 直接连接到先前相邻的 DSP 模块的输出信号 SOA,DSP 模块内部从 SIA 到 SOA 的延迟时间 是一个时钟周期
SIB[17:0]	I	移位数据输入 B,用于级联连接。输入信号 SIB 直接连接到先前相邻的 DSP 模块的输出信号 SOB,DSP 模块内部从 SIB 到 SOB 的延迟时间 是一个时钟周期
SBI[17:0]	1	前加器逻辑移位输入,反向
CASI[54:0]	1	来自前一个 DSP 模块的 ALU 输入,用于级联连接
ASEL[1:0]	1	前加器或乘法器的 A 输入源选择
BSEL[1:0]	1	乘法器的 B 输入源选择
ASIGN[1:0]	1	输入信号 A 符号位
BSIGN[1:0]	1	输入信号 B 符号位
PADDSUB[1:0]	1	前加器的操作控制信号,用于前加器逻辑加减法选择
CLK[3:0]	1	时钟输入
CE[3:0]	I	时钟使能信号
RESET[3:0]	1	同步/异步,复位信号
SOA[17:0]	0	移位数据输出 A
SOB[17:0]	0	移位数据输出B
SBO[17:0]	0	前加器逻辑移位输出,反向方向
DOUT[35:0]	0	DSP 输出数据
CASO[54:0]	0	ALU 输出到下一个 DSP 模块进行级联连接, 最高位符号扩展

表 3-16 内部寄存器描述

寄存器	说明及相关属性
A0 register	AO输入寄存器
A1 register	A1输入寄存器
B0 register	BO输入寄存器
B1 register	B1输入寄存器
C register	C输入寄存器
P1_A0 register	左乘数AO输入寄存器
P1_A1 register	右乘数A1输入寄存器
P1_B0 register	左乘数B0输入寄存器
P1_B1 register	右乘数B1输入寄存器
P2_0 register	左乘数流水线输入寄存器
P2_1 register	右乘数流水线输入寄存器
OUT register	DOUT输出寄存器
OPMODE register	操作模式控制寄存器
SOA register	寄存器 SOA 的移位输出

DS117-2.2 38(67)

3.7 数字信号处理模块

前加器

DSP 宏单元包含两个前加器,实现预加、预减和移位功能。

前加器位于宏单元的最前端,有两个输入端:

- 并行 18-bit 输入 B 或 SBI;
- 并行 18-bit 输入 A 或 SIA。 每个输入端都支持寄存器模式和旁路模式。 高云半导体 FPGA 产品的前加器可以作为功能模块单独使用,支持 9-bit 位宽和 18-bit 位宽。

乘法器

乘法器(multipliers)位于前加器之后,用来实现乘法运算。乘法器可以配置为 9 x 9、18 x 18、36 x 18 或 36 x 36,输入端和输出端都支持寄存器模式和旁路模式。一个宏单元支持的配置模式包括:

- 一个 18 x 36 乘法器
- 两个 18 x 18 乘法器
- 四个9x9乘法器

两个宏单元可以配置成一个 36 x 36 乘法器。

算术运算单元

每个 DSP 宏单元包含一个 54 位 ALU54, 是对乘法器功能的进一步加强, 输入端和输出端都支持寄存器模式和旁路模式。支持的功能包括:

- 乘法器输出数据/0、数据 A 和数据 B 的加法/减法运算
- 乘法器输出数据/0、数据 B 和进位 C 的加法/减法运算
- 数据 A、数据 B 和进位 C 的加法/减法运算

3.7.2 DSP 操作模式配置

- 乘法器(multiplier)模式
- 乘法累加器(accumulator)模式
- 乘法求和累加器模式

DS117-2.2 39(67)


3.8 时钟

时钟资源及布线对 FPGA 高性能的应用至关重要。GW1NR 系列 FPGA 产品提供了专用全局时钟网络(GCLK),直接连接到器件的所有资源。除了GCLK 资源,还提供了高速时钟 HCLK 资源。此外,还提供了锁相环(PLL),延迟锁相环(DLL)等时钟资源。

3.8.1 全局时钟网络


GCLK 在 GW1NR 系列 FPGA 产品中按象限分布,分成 L、R 两个象限,每个象限提供 8 个 GCLK 网络。GCLK 的可选时钟源包括专用的时钟输入管脚和普通布线资源,使用专用的时钟输入管脚具有更好的时钟性能。

图 3-36 GW1NR-4/ GW1NR-4B 时钟资源



DS117-2.2 40(67)


图 3-37 GCLK 象限分布示意



通过 DQCE(Dynamic Quadrant Clock Enable)可动态打开/关闭 GCLK0~GCLK5。关闭 GCLK0~GCLK5 时钟,GCLK0~GCLK5 驱动的内部 逻辑不再翻转,从而降低了器件的总体功耗。


DS117-2.2 41(67)

图 3-38 DQCE 结构示意图



每个象限的 GCLK6~GCLK7 由 DCS(Dynamic Clock Selector)控制,如图 3-39 所示,内部逻辑可以通过 CRU 在四个时钟输入之间动态选择,输出不带毛刺的时钟。

图 3-39 DCS 接口示意图




DCS 可以配置为以下几种模式:

1. DCS Rising Edge 模式

即在当前选择时钟的上升沿后转入常量 1,在新选择时钟的上升沿后转入新时钟,如图 3-40 所示。

图 3-40 DCS Rising Edge 模式下的时序示意图



2. DCS Falling Edge 模式

即在当前选择时钟的下降沿后转入常量 0,在新选择时钟的下降沿后转入新时钟,如图 3-41 所示。

DS117-2.2 42(67)

CLKSEL[0] switch to clk0 at next clk0 falling edge output goes to "0" At next clk1 falling edge output goes to "0" CLK0 CLK1 CLKOUT

图 3-41 DCS Falling Edge 模式下的时序示意图

3. Clock Buffer 模式

此模式下, DCS 简化为普通的 Clock buffer。


3.8.2 锁相环

锁相环路是一种反馈控制电路,简称锁相环(PLL, Phase-locked Loop)。 利用外部输入的参考时钟信号控制环路内部振荡信号的频率和相位。

GW1NR 的 PLL 模块能够提供可以综合的时钟频率,通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。

PLL 模块的结构框图如图 3-42 所示。

图 3-42 PLL 示意图



PLL 的参考时钟信号可以通过外部 PLL 时钟管脚输入,也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。PLL 的反馈信号可以是外部 PLL 反馈信号的管脚的输入,也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。

GW1NR 系列 FPGA 产品的 PLL 性能如下:

- 输入频率范围: 3MHz~450MHz
- VCO 震荡频率范围: 400MHz~900MHz
- CLKOUT 输出频率范围: 3.125 MHz~450 MHz

DS117-2.2 43(67)

PLL 可对输入时钟 CLKIN 进行频率调整(倍频和分频),计算公式如下:

- 1. $f_{CLKOUT} = (f_{CLKIN}*FDIV)/IDIV$
- 2. $f_{VCO} = f_{CLKOUT}^*ODIV$
- 3. $f_{CLKOUTD} = f_{CLKOUT}/SDIV$
- 4. $f_{PFD} = f_{CLKIN}/IDIV = f_{CLKOUT}/FDIV$

注!

- f_{CLKIN} 为输入时钟 CLKIN 频率。
- f_{CLKOUT} 为 CLKOUT 和 CLKOUTP 时钟频率。
- f_{CLKOUTD} 为 CLKOUTD 时钟频率,CLKOUTD 为 CLKOUT 分频后的时钟。
- f_{PED} 为 PFD 鉴相频率。

即可通过调整 IDIV、FDIV、ODIV、SDIV 来得到期望频率的时钟信号。

PLL 端口定义如表 3-17 所示。

表 3-17 PLL 端口定义

端口名称	信号	描述
CLKIN [5: 0]	输入	参考时钟输入
CLKFB	输入	反馈时钟输入
RESET	输入	PLL 全部复位
RESET_P	输入	PLL 关断(Power Down)信号
RESET_I	输入	IDIV 复位信号
RESET_S	输入	SDIV 和 DIV3 复位信号
IDSEL [5: 0]	输入	动态控制 IDIV 值,范围 1~64
FBDSEL [5: 0]	输入	动态控制 FDIV 值,范围 1~64
PSDA [3: 0]	输入	动态相位控制(上升沿有效)
DUTYDA [3: 0]	输入	动态占空比控制(下降沿有效)
FDLY [3: 0]	输入	CLKOUTP 动态延迟控制
CLKOUT	输出	无相位和占空比调整的时钟输出
CLKOUTP	输出	有相位和占空比调整的时钟输出
CLKOUTD	 输出	来自 CLKOUT 或 CLKOUTP 分频时钟(由 SDIV
OLICOTE	1111 [11]	分频器控制)
CLKOUTD3	 输出	来自 CLKOUT 或 CLKOUTP 的分频时钟(由 DIV3
OLICOTES	机吐	分频器控制, DIV3 分频值固定为 3)
		PLL 锁定指示:
LOCK	输出	1: 锁定;
		0: 失锁


DS117-2.2 44(67)

3 结构介绍 3.9 长线

3.8.3 高速时钟

GW1NR 系列 FPGA 产品的高速时钟 HCLK 可以支持 I/O 完成高性能数据传输,是专门针对源时钟同步的数据传输接口而设计的,如图 3-43 所示。


图 3-43 GW1NR HCLK 示意图



3.8.4 延迟锁相环

GW1NR系列FPGA产品GW1NR提供了延迟锁相环。延迟锁相环(DLL, Delay-locked Loop)的功能模块如图 3-44 所示。

图 3-44 GW1NR 的延迟锁相环示意图



CLKIN 的来源包括了 GCLK 和相邻的 HCLK。

计算过的输出 STEP 信号会送到相邻的 Bank 中,例如:从 DLL 中产生的信号 STEP 会送到 Bank2 的 HCLK。同时信号 STEP 也可通过布线送到用户逻辑中去。

3.9 长线

作为对 CRU 的有效补充,GW1NR 系列 FPGA 产品提供了灵活丰富的长线资源,适用于时钟、时钟使能、置复位或其它高扇出的信号。

DS117-2.2 45(67)

3.10 全局复置位

3.10 全局复置位

GW1NR 系列 FPGA 产品中包含一个专用的全局复置位网络,直接连接到器件的内部逻辑,可用作异步/同步复位或异步/同步置位,CFU 和 I/O 中的寄存器均可以独立配置。

3.11 编程配置

GW1NR 系列 FPGA 产品支持 SRAM 编程和 Flash 编程。Flash 编程模式既支持片内 Flash 编程也支持片外 Flash 编程。GW1NR 器件支持 DUAL BOOT 模式,为用户提供了一种备份选择,用户可以根据自身需要将配置数据备份在外部 Flash 中。

GW1NR 系列 FPGA 产品除了支持业界通用的 JTAG 配置模式外,还支持高云半导体特有的 GowinCONFIG 配置模式,支持多达 6 种模式: AUTO BOOT、SSPI、MSPI、DUAL BOOT、SERIAL 和 CPU。所有器件均支持 JTAG 和 AUTO BOOT 模式。详细信息请参见<u>《GW1NR 系列 FPGA 产品编</u>程配置手册》。

3.11.1 SRAM 编程

GW1NR 系列 FPGA 产品的 SRAM 编程,每次上电后需要重新下载配置数据。

3.11.2 Flash 编程

Flash 编程的配置数据存放在片内 Flash 单元。上电后,配置数据从片内 Flash 单元传送到 SRAM 配置单元。在上电后的几毫秒内即可完成数据的配置,这种配置方式也称为"快速启动/瞬时启动"。

GW1NR 系列 FPGA 产品 B 版本器件增加了 JTAG 透明传输的特性,即器件支持在不影响现有工作状态的情况下通过 JTAG 接口编程片内 Flash 或外部 Flash 的操作,编程过程中器件可以按照原有的配置正常工作,编程完成后,低电平触发 RECONFIG_N 即可完成在线升级。此特性适合应用于在线时间长但又需要不定期升级的场所。

GW1NR 系列 FPGA 产品还支持外部 Flash 编程模式和双启动模式,详细信息请参见《Gowin FPGA 产品编程配置手册》。

3.12 片内晶振

GW1NR 系列 FPGA 产品内嵌了一个片内晶振,编程过程中为 MSPI 编程模式提供时钟源,输出频率数据如表 3-18 所示。

DS117-2.2 46(67)

3 结构介绍 3.12 片内晶振

模式	频率	模式	频率	模式	频率
0	2.1MHz ¹	8	7.8MHz	16	15.6MHz
1	5.4MHz	9	8.3MHz	17	17.9MHz
2	5.7MHz	10	8.9MHz	18	21MHz
3	6.0MHz	11	9.6MHz	19	25MHz
4	6.3MHz	12	10.4MHz	20	31.3MHz
5	6.6MHz	13	11.4MHz	21	41.7MHz
6	6.9MHz	14	12.5MHz	22	62.5MHz
7	7.4MHz	15	13.9MHz	23	125MHz ²

表 3-19 GW1NR-9 片内晶振的输出频率选项

模式	频率	模式	频率	模式	频率
0	2.5MHz ¹	8	7.8MHz	16	15.6MHz
1	5.4MHz	9	8.3MHz	17	17.9MHz
2	5.7MHz	10	8.9MHz	18	21MHz
3	6.0MHz	11	9.6MHz	19	25MHz
4	6.3MHz	12	10.4MHz	20	31.3MHz
5	6.6MHz	13	11.4MHz	21	41.7MHz
6	6.9MHz	14	12.5MHz	22	62.5MHz
7	7.4MHz	15	13.9MHz	23	125MHz ²

注!

- [1] 默认输出频率
- [2]不适用于 MSPI 编程模式

片内晶振还可以为用户设计提供时钟源,通过配置工作参数,可以获得 多达 **64** 种时钟频率。

GW1NR-9 器件输出时钟频率可以通过如下公式计算得到: f_{out} =250MHz/Param。

GW1NR-4/4B 器件输出时钟频率可以通过如下公式计算得到: f_{out}=210MHz/Param。

其中除数 Param 为配置参数,范围为 2~128,只支持偶数。

DS117-2.2 47(67)

4 电气特性 **4.1** 工作条件

$oldsymbol{4}$ 电气特性

注!

建议在推荐的工作条件及工作范围内使用高云器件,超出工作条件及工作范围的数据仅供参考,高云半导体不保证所有器件都能在超出工作条件及工作范围的情况下正常工作。

4.1 工作条件

表 4-1 绝对最大范围

名称	描述	最小值	最大值
V	LV 版本核电压	-0.5V	1.32V
V _{CC}	UV 版本核电压	-0.5V	3.75V
V _{cco}	I/O Bank 电源电压	-0.5V	3.75V
V _{CCX}	辅助电源电压	-0.5V	3.75V
Storage Temperature	储存温度	-65℃	+150℃
Junction Temperature	结温	-40℃	+125℃

表 4-2 推荐工作范围

名称	描述	最小值	最大值
V _{CC}	LV 版本核电压	1.14V	1.26V
V CC	UV 版本核电压	1.71V	3.465V
V_{CCOx}	I/O Bank 电源电压	1.14V	3.465V
V _{CCX}	辅助电压	2.375V	3.465V
T _{JCOM}	结温(商业级) (Junction temperature Commercial operation)	0℃	+85℃
T _{JIND}	结温(工业级) (Junction temperature Industrial operation)	-40℃	+100℃
T _{RAMP}	电源电压上升速度 (Power supply ramp rates for all power supplies)	0.01mV/µs	10mV/μs

注!

不同封装的器件供电电压信息请参考《GW1NR-4&4B 器件 Pinout 手册》和《GW1NR-9 器件 Pinout 手册》。

DS117-2.2 48(67)

4 电气特性 4.2ESD 性能

表 4-3 热插拔特性

名称	描述	条件	最大值
I _{HS}	I/O 输入极限漏电流 (Input or I/O leakage current)	0 <v<sub>IN<v<sub>IH(MAX)</v<sub></v<sub>	TBD

4.2 ESD 性能

表 4-4 GW1NR ESD - HBM

器件	GW1NR-4/ GW1NR-4B	GW1NR-9
QN88	HBM>1,000V	HBM>1,000V
MG81	HBM>1,000V	-
MG100	-	HBM>1,000V
LQ144	-	HBM>1,000V

表 4-5 GW1NR ESD - CDM

器件	GW1NR-4/ GW1NR-4B	GW1NR-9
QN88	CDM>500V	CDM>500V
MG81	CDM>500V	-
MG100	-	CDM>500V
LQ144	-	CDM>500V

DS117-2.2 49(67)

4 电气特性 4.2ESD 性能

表 4-6 推荐工作范围内的直流电气特性

名称	描述	条件	最小值	典型值	最大值
	I/O 输入漏电流	V _{CCO} <v<sub>IN<v<sub>IH(MAX)</v<sub></v<sub>	-	-	210μΑ
I _{IL} ,I _{IH}	(Input or I/O leakage)	0V <v<sub>IN<v<sub>CCO</v<sub></v<sub>	-	-	10µA
I _{PU}	I/O 上拉电流 (I/O Active Pull-up Current)	0 <v<sub>IN<0.7V_{CCO}</v<sub>	-30µA	-	-150µA
I _{PD}	I/O 下拉电流 (I/O Active Pull-down Current)	V _{IL} (MAX) <v<sub>IN<v<sub>CCO</v<sub></v<sub>	30μΑ	-	150μΑ
I _{BHLS}	总线保持低电平时 持续电流 (Bus Hold Low Sustaining Current)	$V_{IN}=V_{IL}(MAX)$	30μΑ	-	-
I _{BHHS}	总线保持高电平时 持续电流 (Bus Hold High Sustaining Current)	V _{IN} =0.7V _{CCO}	-30μΑ	-	-
I _{BHLO}	总线保持低电平时 过载电流 (Bus Hold Low Overdrive Current)	0≤V _{IN} ≤V _{CCO}	-	-	150μΑ
І _{внно}	总线保持高电平时 过载电流 (BusHoldHigh Overdrive Current)	0≤V _{IN} ≤V _{CCO}	-	-	-150µA
V_{BHT}	总线保持触发点时 电压(Bus hold trip points)		V _{IL} (MAX)	-	V _{IH} (MIN)
C1	I/O 电容 (I/O Capacitance)			5pF	8pF
		V _{CCO} =3.3V, Hysteresis= Large	-	482mV	-
		V _{CCO} =2.5V, Hysteresis= Large	-	302mV	-
	输入迟滞	V _{CCO} =1.8V, Hysteresis= Large	-	152mV	-
V _{HYST}	(Hysteresis for	V _{CCO} =1.5V, Hysteresis= Large	-	94mV	-
VHY51	Schmitt Trigge inputs)	V _{CCO} =3.3V, Hysteresis= Small	-	240mV	-
	inputs)	V _{CCO} =2.5V, Hysteresis= Small	-	150mV	-
		V _{CCO} =1.8V, Hysteresis= Small	-	75mV	-
		V _{CCO} =1.5V, Hysteresis= Small	-	47mV	-

DS117-2.2 50(67)

4.3DC 电气特性 4.3DC 电气特性

表 4-7 静态电流(Static Supply Current)

名称	描述	器件类型	器件	典型值
I _{CC}	Core 电源电流 V _{ccx} =3.3V 和 V _{ccx} =2.5V	LV/UV	GW1NR-4	TBD
	V _{CCX} 电源电流(V _{CCX} =3.3V)	LV/UV	GW1NR-4	TBD
Iccx	V _{CCX} 电源电流(V _{CCX} =2.5V)	LV/UV	GW1NR-4	TBD
Icco	I/O Bank 电源电流(V _{CCO} =2.5V)	LV/UV	ALL	TBD

4.3 DC 电气特性

表 4-8 I/O 推荐工作条件

ET THE	输出对应的	勺 V _{CCO} (V)		输入对应的	勺 V _{REF} (V)	
名称	最小值	典型值	最大值	最小值	典型值	最大值
LVTTL33	3.135	3.3	3.465	-	-	-
LVCMOS33	3.135	3.3	3.465	-	-	-
LVCMOS25	2.375	2.5	2.625	-	-	-
LVCMOS18	1.71	1.8	1.89	-	-	-
LVCMOS15	1.425	1.5	1.575	-	-	-
LVCMOS12	1.14	1.2	1.26	-	-	-
SSTL15	1.425	1.5	1.575	0.68	0.75	0.9
SSTL18_I	1.71	1.8	1.89	0.833	0.9	0.969
SSTL18_II	1.71	1.8	1.89	0.833	0.9	0.969
SSTL25_I	2.375	2.5	2.645	1.15	1.25	1.35
SSTL25_II	2.375	2.5	2.645	1.15	1.25	1.35
SSTL33_I	3.135	3.3	3.465	1.3	1.5	1.7
SSTL33_II	3.135	3.3	3.465	1.3	1.5	1
HSTL18_I	1.71	1.8	1.89	0.816	0.9	1.08
HSTL18_II	1.71	1.8	1.89	0.816	0.9	1.08
HSTL15	1.425	1.5	1.575	0.68	0.75	0.9
PCI33	3.135	3.3	3.465	-	-	-
LVPECL33E	3.135	3.3	3.465	-	-	-
MLVDS25E	2.375	2.5	2.625	-	-	-
BLVDS25E	2.375	2.5	2.625	-	-	-
RSDS25E	2.375	2.5	2.625	-	-	-
LVDS25E	2.375	2.5	2.625	-	-	-
SSTL15D	1.425	1.5	1.575	-	-	-
SSTL18D_I	1.71	1.8	1.89	-	-	-
SSTL18D_II	1.71	1.8	1.89	-	-	-
SSTL25D_I	2.375	2.5	2.625	-	-	-
SSTL25D_II	2.375	2.5	2.625	-	-	-
SSTL33D_I	3.135	3.3	3.465	-	-	-

DS117-2.2 51(67)

4 电气特性 4.3DC 电气特性

名称	输出对应的	勺 V _{cco} (V)		输入对应的 V _{REF} (V)		
石你	最小值	典型值	最大值	最小值	典型值	最大值
SSTL33D_II	3.135	3.3	3.465	-	-	-
HSTL15D	1.425	1.575	1.89	-	-	-
HSTL18D_I	1.71	1.8	1.89	-	-	-
HSTL18D_II	1.71	1.8	1.89	-	-	-

DS117-2.2 52(67)

4 电气特性 4.3DC 电气特性

表 4-9 IOB 单端 DC 电气特性(IOB Single - Ended DC Electrical Characteristic)

ねまね	V _{IL}		V _{IH}		V _{OL}	V _{OH}	I _{OL}	I _{OH}
名称	Min	Max	Min	Max	(Max)	(Min)	(mA)	(mA)
							4	-4
							8	-8
LVCMOS33	-0.3V	0.8V	2.0V	3.6V	0.4V	V _{CCO} -0.4V	12	-12
LVTTL33	-0.3 V	0.6 V	2.00	3.0 V			16	-16
							24	-24
					0.2V	V _{CCO} -0.2V	0.1	-0.1
							4	-4
					0.4V	V _{CCO} -0.4V	8	-8
LVCMOS25	-0.3V	0.7V	1.7V	3.6V	0.4 V	v CCO-0.4 v	12	-12
							16	-16
					0.2V	V _{CCO} -0.2V	0.1	-0.1
							4	-4
11/01/00/40	0.01/	0.05*\/	* V_{CCO} 0.65* V_{CCO} 3.6 V 0.4 V 0.2 V 0.2 V	/cco 3.6V	0.4V	$V_{CCO-}0.4V$	8	-8
LVCMOS18	-0.3V	0.35 V _{CCO}					12	-12
					0.2V	V _{CCO} -0.2V	0.1	-0.1
					0.4V	V _{CCO} -0.4V	4	-4
LVCMOS15	-0.3V	0.35^*V_{CCO}	0.65*V _{CCO}	3.6V	0.4 V		8	-8
					0.2V	V _{CCO} -0.2V	0.1	-0.1
				0.4V	0.4\/	V _{CCO} -0.4V	2	-2
LVCMOS12	-0.3V	$0.35*V_{CCO}$	0.65*V _{CCO}	3.6V	0.41	VCCO 0.4V	6	-6
					0.2V	V _{CCO} -0.2V	0.1	-0.1
PCI33	-0.3V	0.3*V _{CCO}	0.5*V _{CCO}	3.6V	0.1*V _{CCO}	0.9*V _{CCO}	1.5	-0.5
SSTL33_I	-0.3V	V _{REF} -0.2V	V _{REF} +0.2V	3.6V	0.7	V _{CCO} -1.1V	8	-8
SSTL25_I	-0.3V	V _{REF} -0.18V	V _{REF} +0.18V	3.6V	0.54V	V _{CCO} -0.62V	8	-8
SSTL25_II	-0.3V	V _{REF} -0.18V	V _{REF} +0.18V	3.6V	NA	NA	NA	NA
SSTL18_II	-0.3V	V _{REF} -0.125V	V _{REF} +0.125V	3.6V	NA	NA	NA	NA
SSTL18_I	-0.3V	V _{REF} -0.125V	V _{REF} +0.125V	3.6V	0.40V	V _{CCO} -0.40V	8	-8
SSTL15	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	0.40V	V _{CCO} -0.40V	8	-8
HSTL18_I	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	0.40V	V _{CCO} -0.40V	8	-8
HSTL18_II	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	NA	NA	NA	NA
HSTL15_I	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	0.40V	V _{CCO} -0.40V	8	-8
HSTL15_II	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	NA	NA	NA	NA

DS117-2.2 53(67)

4 电气特性 **4.4** 开关特性

表 4-10 I/O 差分 DC 电气特性(IOB Differential Electrical Characteristics)

LVDS25(GW1NR-1 不支持)

名称	描述	测试条件	最小	典型	最大	单位
V _{INA} ,V _{INB}	输入电压 (Input Voltage)		0	-	2.4	V
V _{CM}	共模输入电压 (Input Common Mode Voltage)	Half the Sum of the Two Inputs	0.05	-	2.35	٧
V_{THD}	差分输入门限(Differential Input Threshold)	Difference Between the Two Inputs	±100	-	-	mV
I _{IN}	输入电流(Input Current)	Power On or Power Off	-	-	±10	μA
V _{OH}	输出高电平(Output High Voltage for V _{OP} or V _{OM})	$R_T = 100\Omega$	-	-	1.60	٧
V _{OL}	输出低电平(Output Low Voltage for V _{OP} or V _{OM})	$R_T = 100\Omega$	0.9	-	-	V
V _{OD}	差模输出电压(Output Voltage Differential)	$(V_{OP}$ - $V_{OM})$, R_T =100 Ω	250	350	450	mV
ΔV_{OD}	差模输出电压的变化范围 (Change in V _{OD} Between High and Low)		-	-	50	mV
Vos	输出零漂(Output Voltage Offset)	$(V_{OP} + V_{OM})/2$, $R_T = 100\Omega$	1.125	1.20	1.375	٧
ΔV _{OS}	输出零漂变化(Change in Vos Between High and Low)		-	-	50	mV
Is	短路电流	V _{OD} = 0V 两路输 出短接	-	-	15	mA

4.4 开关特性

4.4.1 内部开关特性

表 4-11 CFU 内部时序参数

たまた	描述	速度等		
名称	抽处 	Min	Max	单位
t _{LUT4_CFU}	LUT4 延迟(LUT4 delay)	-	0.674	ns
t _{LUT5_CFU}	LUT5 延迟(LUT5 delay)	-	1.388	ns
t _{LUT6_CFU}	LUT6 延迟(LUT6 delay)	-	2.01	ns
t _{LUT7_CFU}	LUT7 延迟(LUT7 delay)	-	2.632	ns
t _{LUT8_CFU}	LUT8 延迟(LUT8 delay)	-	3.254	ns
t _{SR_CFU}	置位/复位到寄存器输出时间(Set/Reset to Register output)	-	1.86	ns
t _{CO_CFU}	时钟到寄存器输出时间(Clock to Register output)	-	0.76	ns

DS117-2.2 54(67)

4.4 开关特性 4.4 开关特性

表 4-12 B-SRAM 内部时序参数

名称	描述	速度等	单位		
401/1	加处		Max	+位	
t _{COAD_BSRAM}	时钟到读地址/数据输出时间(Clock to output from read address/data)	-	5.10	ns	
t _{COOR_BSRAM}	时钟到寄存器输出时间(Clock to output from output register)	-	0.56	ns	

表 4-13 DSP 内部时序参数

名称	描述	速度等	单位		
10 1/V	加松	Min	Max	十旦	
t _{COIR_DSP}	时钟到输入寄存器的时间(Clock to output from input register)	-	4.80	ns	
t _{COPR_DSP}	时钟到流水寄存器的时间(Clock to output from pipeline register)	-	2.40	ns	
t _{COOR_DSP}	时钟到输出寄存器的时间(Clock to output from output register)	-	0.84	ns	

4.4.2 外部开关特性

表 4-14 外部开关特性

名称	说明	器件	-4		-5		-6		单位
石 柳	沈明	601十	Min	Max	Min	Max	Min	Max	中世
Clocks	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD	
Pin-LUT-Pin Delay	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD	
General I/O Pin Parameters	TBD	TBD	TBD	TBD	TBD	TBD	TBD	TBD	

表 4-15 片内晶振输出频率

名称	说明	最小值	典型值	最大值
f	晶振输出频率(0~+85℃)	106.25MHz	125MHz	143.75MHz
T _{MAX}	晶振输出频率(-40~+100℃)	100MHz	125MHz	150MHz
t _{DT}	输出时钟 Duty Cycle	43%	50%	57%
t _{OPJIT}	输出时钟 Period Jitter	0.01UIPP	0.012UIPP	0.02UIPP

DS117-2.2 55(67)

4 电气特性 4.5 用户闪存电气特性

4.5 用户闪存电气特性

4.5.1 DC 电气特性 1

 $(T_J = -40 \sim +100^{\circ}C, V_{CC} = 1.08 \sim 1.32V, V_{CCX} = 1.62 \sim 3.63V, V_{SS} = 0V)$

表 4-16 用户闪存 DC 电气特性

名称	全 粉	最大值		A A	Wake-up	条件
石 柳	参数	V _{CC} ³	V _{CCX}	单位	时间	余件
读 模 式 (w/l 25ns) ¹		2.19	0.5	mA	NA	最小时钟周期,占空比 100%, VIN = "1/0"
写模式	I _{CC1} ²	0.1	12	mA	NA	
擦除模式		0.1	12	mA	NA	
页擦除模式		0.1	12	mA	NA	
读模式静态电流 (25-50ns 之间)	I _{CC2}	980	25	μА	NA	XE=YE=SE="1",在 T=T _{acc} 到 T=50ns 之间,I/O 的电流为 0mA。T=50ns 之后,内部定时 器关闭读模式,I/O 的电流为待 机模式电流
待机模式	I _{SB}	5.2	20	μA	0	V _{SS} 、V _{CCX} 和 V _{CC}

注!

- [1]这些数值为直流平均电流值,峰值电流值会高于该平均电流值。
- [2]I_{CC1} 在 T_{new} 不同的时钟周期计算。
 - 不允许 T_{new}< T_{acc}
 - $T_{new} = T_{acc}$
 - $T_{acc} < T_{new} 50$ ns: $I_{CC1} (new) = (I_{CC1} I_{CC2})(T_{acc}/T_{new}) + I_{CC2}$
 - $T_{\text{new}} > 50 \text{ns}$: I_{CC1} (new) = $(I_{\text{CC1}} I_{\text{CC2}})(T_{\text{acc}}/T_{\text{new}}) + 50 \text{ns} * I_{\text{CC2}}/T_{\text{new}} + I_{\text{SB}}$
 - t > 50ns, $I_{CC2} = I_{SB}$
- [3]从 wake-up time 的零时刻开始 V_{CC} 必须大于 1.08V。

DS117-2.2 56(67)

4 电气特性 4.5 用户闪存电气特性

4.5.2 时序参数 1,5,6

 $(T_J = -40 \sim +100$ °C, $V_{CC} = 0.95 \sim 1.05$ V, $V_{CCX} = 1.7 \sim 3.45$ V, $V_{SS} = 0$ V) 表 4-17 用户闪存时序参数列表

用户模式	参数	女	符号	最小值	最大值	单位
V		:1		-	25	ns
	TC			-	22	ns
访问时间2	вс		T _{acc} ³	-	21	ns
	LT			-	21	ns
	WC	;		-	25	ns
编程/擦除到数据	居存任	诸建立时间	T _{nvs}	5	-	μs
数据存储保持时	·间		T _{nvh}	5	-	μs
数据存储保持时	间(图	整体擦除)	T _{nvh1}	100	-	μs
数据存储到编程	建立	工时间	T _{pgs}	10	-	μs
编程保持时间			T_{pgh}	20	-	ns
写时间			T _{prog}	8	16	μs
写准备时间			T_{wpr}	>0	-	ns
擦除保持时间			T_{whd}	>0	-	ns
控制信号到写/擦	察除药	建立时间	T _{cps}	-10	-	ns
SE 到读操作建立	SE 到读操作建立时间			0.1	-	ns
SE 脉冲的高电	SE 脉冲的高电平时间			5	-	ns
地址/数据建立时	地址/数据建立时间		T_{ads}	20	-	ns
地址/数据保持时	计间		T_{adh}	20	-	ns
数据保持时间			T_{dh}	0.5	-	ns
		WC1	T_{ah}	25	-	ns
)	⊢ п Ь.	TC		22	-	ns
读模式地址保持 间 ³	于凹	ВС		21	-	ns
1-1		LT		21	-	ns
		WC		25	-	ns
SE 脉冲低电平	时间		T_nws	2	-	ns
恢复时间			T _{rcv}	10	-	μs
数据存储时间		T _{hv} ⁴	-	6	ms	
擦除时间		T _{erase}	100	120	ms	
整体擦除时间		T _{me}	100	120	ms	
掉电到待机模式的 Wake-up 时间		T_{wk_pd}	7	-	μs	
待机保持时间			T_{sbh}	100	-	ns
Vcc建立时间			T _{ps}	0	-	ns
V _{ccx} 保持时间			T_{ph}	0	-	ns

注!

● [1]这些设定值可能会改变;

DS117-2.2 57(67)

4 电气特性 4.5 用户闪存电气特性

- [2]这些数值为仿真数据,在实际器件中会有改变;
- [3]在信号 XADR、YADR、XE 和 YE 信号有效后,T_{acc}的开始时间为 SE 信号的上升沿。 读取的数据 DOUT 被保存直到在下一次有效的读操作开始;
- [4]T_{hv}时间为写操作开始到数据下一次擦除操作之前的累积时间,同一个地址在下一次 擦除之前不能被写入两次;同一个存储单元在下一次擦除之前不能被写入两次。这种限 制是基于安全考虑的;
- [5]所有的波形都有 1ns 的上升沿时间和 1ns 的下降沿时间;
- [6]控制信号 X、YADR、XE 和 YE 信号需要至少保持 T_{acc} 的时间,T_{acc} 从 SE 的上升沿处开始。

4.5.3 操作时序图

图 4-1 GW1NR 用户闪存读操作时序





图 4-2 GW1NR 用户闪存编程操作时序



DS117-2.2 58(67)




图 4-3 GW1NR 用户闪存擦除操作时序

4.6 编程接口时序标准

GW1NR 系列 FPGA 产品 GowinCONFIG 配置模式支持多达 6 种,包括自启动模式、双启动模式、MSPI 模式、SSPI 模式、CPU 模式、SERIAL 模式,详细信息请参见《GW1NR 系列 FPGA 产品编程配置手册》。


4.6.1 JTAG 模式接口时序标准

GW1NR 系列 FPGA 产品的 JTAG 配置模式符合 IEEE1532 标准和 IEEE1149.1 边界扫描标准。

JTAG 配置模式是将比特数据下载到 GW1NR 系列 FPGA 产品的 SRAM 中,掉电后配置数据丢失。

JTAG 编程模式的时序图如图 4-4 所示。

图 4-4 JTAG 编程模式时序示意图



DS117-2.2 59(67)

表 4-18	JTAG 编程模式时序参数
*PC) C

参数名称	参数含义	最小值	最大值
T _{tckftco}	TCK 下降沿到输出数据时间(Time from TCK		10ns
¹ tckftco	falling edge to output)		10113
т	TCK 下降沿到输出高阻时间(Time from TCK		10ns
T _{tckftcx}	falling edge to high impedance)		10113
T_{tckp}	TCK 时钟周期(TCK clock period)	40ns	-
T _{tckh}	TCK 时钟高电平时间(TCK clock high time)	20ns	-
T _{tckl}	TCK 时钟低电平时间(TCK clock low time)	20ns	-
T _{jps}	JTAG 口建立时间(JTAG PORT setup time)	10ns	
T_jph	JTAG 口保持时间(JTAG PORT hold time)	8ns	

除了满足上电要求,使用 MSPI 模式对 GW1NR 系列 FPGA 产品进行编程,还需满足以下条件:

● MSPI 接口使能

上电后初次编程或前一次编程时,RECONFIG_N设为"NON-RECOVERY"状态。

● 启动新的编程


重新上电或者给编程管脚 RECONFIG N 一个低电平脉冲。

4.6.2 AUTO BOOT 模式接口时序标准

AUTOBOOT模式是高云半导体针对 GW1NR 系列 FPGA 产品的瞬时接通特性创造的一种配置模式。该模式下,芯片上电后无需连接外部配置接口, FPGA 即可自行从内置 Flash 读取配置数据完成程序加载。


内置 Flash 的配置过程通过 JTAG 接口完成,配置完成后,低电平脉冲 触发 RECONFIG_N 或者重新上电开始自启动配置,时序图及相关参数如图 4-5 所示。

图 4-5 重新上电时序图



DS117-2.2 60(67)

图 4-6 RECONFIG_N 触发时序图



相关的时序参数如表 4-19 所示。

表 4-19 重新上电和 RECONFIG_N 触发时序参数

参数名称	参数含义	最小值	最大值
T _{portready} ¹	V_{cc} , V_{ccx} 及 V_{cco} 到 READY 的上升沿时间(Time from application of V_{cc} , V_{ccx} and V_{cco} to the rising edge of READY)	50µs	200µs
T _{recfglw}	RECONFIG_N 低电平脉冲宽度 (RECONFIG_N low pulse width)	25ns	
T _{recfgtrdyn}	RECONFIG_N 下降沿到 READY 低电平时间(Time from RECONFIG_N falling edge to READY low)	-	70ns
T _{readylw}	READY 低电平脉冲宽度(READY low pulse width)	TBD	
T _{recfgtdonel}	RECONFIG_N 下降沿到 DONE 低电平时间(Time from RECONFIG_N falling edge to DONE low)	-	80ns

注!

MODE0=0 时器件的上电等待时间为 200μs, MODE0=1 时为 50μs。


4.6.3 SSPI 模式接口时序标准

SSPI 配置模式,即 FPGA 作为从器件,由外部 Host 通过 SPI 接口对 GW1NR 系列 FPGA 产品进行配置。

SSPI 编程模式的时序图如图 4-7 所示。

DS117-2.2 61(67)

图 4-7 SSPI 编程模式时序图



相关时序参数如表 4-20 所示。

表 4-20 SSPI 编程模式时序参数

参数名称	参数含义	最小值	最大值
T _{sclkp}	SCLK 时钟周期(SCLK clock period)	15ns	-
T _{sclkh}	SCLK 时钟高电平时间(SCLK clock high time)	7.5ns	-
T _{sclkl}	SCLK 时钟低电平时间(SCLK clock low time)	7.5ns	-
T _{sspis}	SSPI PORT 建立时间(SSPI PORT setup time)	2ns	-
T _{sspih}	SSPI PORT 保持时间(SSPI PORT hold time)	0ns	-
T _{sclkftco}	SCLK 下降沿到数据输出时延(Time from SCLK falling edge to output)	-	10ns
T _{sclkftcx}	SCLK 下降沿到输出高阻时延(Time from SCLK falling edge to high impedance)	-	10ns
T _{csnhw}	CSN 高电平脉冲宽度(CSN high time)	25ns	-
T _{readytcsl}	READY 上升沿到 CSN 低电平时间(Time from READY rising edge to CSN low)		
T _{readytsclk}	READY 上升沿到第一个 SCLK 沿时间(Time from READY rising edge to first SCLK edge)	TBD	-

除了满足上电要求,使用 SSPI 模式对 GW1NR 系列 FPGA 产品进行编程,还需满足以下条件:

- SSPI 接口使能 上电后初次编程或前一次编程时,RECONFIG_N 设为 "NON-RECOVERY"状态。
- 启动新的编程 重新上电或者给编程管脚 RECONFIG_N 一个低电平脉冲。

4.6.4 MSPI 模式接口时序标准

MSPI 配置模式,即 FPGA 作为主器件,通过 SPI 接口主动从外部 Flash 读取配置数据。GW1NR-1、GW1NR-9 的默认 MCLK 频率是 2.5MHz; GW1NR-4 的默认 MCLK 频率是 2.1MHz。MCLK 的精度是+/-5%。


DS117-2.2 62(67)

MSPI 编程模式将配置数据写入外部 Flash 之后,需要重新上电或者触发 RECONFIG_N 按键进行器件配置。GW1NR-1 和 GW1NR-4 器件只支持一次自动的 MSPI 配置操作,如配置失败,需重新上电或触发 RECONFIG_N 按键再次操作。

GW1NR-9 器件支持多次自动 MSPI 配置操作,如第一次配置失败, FPGA 会自动的读取外部 Flash 两次,读取的地址用户可设置,默认地址是 0。

MSPI 编程模式的时序图如图 4-8 所示。

图 4-8 MSPI 编程模式时序示意图



图中各个参数的含义如表 4-21 所示。

表 4-21 MSPI 编程模式时序参数

参数名称	参数含义	最小值	最大值
T _{mclkp}	MCLK 时钟周期(MCLK clock period)	15ns	-
T _{mclkh}	MCLK 时钟高电平时间(MCLK clock high time)	7.5ns	-
T _{mclkl}	MCLK 时钟低电平时间(MCLK clock low time)	7.5ns	-
T _{mspis}	MSPI PORT 建立时间(MSPI PORT setup time)	5ns	-
T_{mspih}	MSPI PORT 保持时间(MSPI PORT hold time)	1ns	-
T _{mclkftco}	MCLK 下降沿到数据输出时延(Time from MCLK falling edge to output)	-	10ns
T _{readytmcsl}	READY 上升沿到 MCS_N 低电平时间(Time from READY rising edge to MCS_N low)	100ns	200ns
T _{readytmclk}	READY 上升沿到第一个 MCLK 沿时间(Time from READY rising edge to first MCLK edge)	2.8µs	4.4µs

4.6.5 DUAL BOOT 模式

DUAL BOOT 配置模式即 GW1NR 系列 FPGA 产品自主选择从内置 Flash 或者外部 Flash 读取配置数据进行配置。

DS117-2.2 63(67)

GW1NR-9 器件支持优先选择从内置 Flash 启动,当内置 Flash 配置失败时,器件读取外部 Flash 数据进行配置;当内置 Flash 为空时,器件不进行配置操作。此外,GW1NR-9 器件也支持优先从外部 Flash 启动,当外部 Flash 配置失败时,器件再选择读取内置 Flash 的数据进行配置;外部 Flash 为空时,器件不进行配置操作。

对于 GW1NR-9 器件,不管是先从内部 Flash 启动还是先从外部 Flash 启动,FPGA 均支持多次配置尝试:优先选择的存储路径启动 3 次,3 次均失败后选择另一个路径进行配置。内置 Flash 的启动只能开始于 0 地址,从外部 Flash 启动的 3 次尝试可以选择不同的启动地址。

GW1NR-4/4B 器件的 DUAL BOOT 配置模式实现请参见《<u>基于高云半</u> 导体 GW1N-4 芯片的 DUAL BOOT 下载方案》。

4.6.6 CPU 模式

CPU 编程模式下,HOST 通过 DBUS 接口对 GW1NR 系列 FPGA 产品进行编程配置。除了满足上电要求,使用 CPU 模式对 GW1NR 系列 FPGA 产品进行编程,还需满足以下条件:

- CPU 接口使能 上电后初次编程或前一次编程时,RECONFIG_N 设为 "NON-RECOVERY"状态。
- 启动新的编程 重新上电或者给编程管脚 RECONFIG_N 一个低电平脉冲。

4.6.7 SERIAL 模式

SERIAL 配置模式,Host 通过串行接口对 GW1NR 系列 FPGA 产品进行配置。除了满足上电要求,使用 SERIAL 模式对 GW1NR 系列 FPGA 产品进行编程,还需满足以下条件:

- SERIAL 接口使能 上电后初次编程或前一次编程时,RECONFIG_N 设为 "NON-RECOVERY"状态。
- 启动新的编程 重新上电或者给编程管脚 RECONFIG_N 一个低电平脉冲。

DS117-2.2 64(67)

5.1 器件命名

5 器件订货信息

5.1 器件命名

表 5-1 内嵌 PSRAM 器件命名方法-ES






图 5-1 内嵌 SDRAM 器件命名方法-Production



DS117-2.2 65(67)

5 器件订货信息 5.1 器件命名

表 5-3 内嵌 PSRAM 器件命名方法-Production



DS117-2.2 66(67)

5 器件订货信息 5.2 器件封装标识示例

5.2 器件封装标识示例

高云半导体产品在芯片表面印制了器件信息,封装标识示例如图 **5-2** 所示。

图 5-2 器件封装标识示例



注!

上图右图中第一行与第二行均为 "Part Number"。

DS117-2.2 67(67)

